SEARCH INDEX DETAIL JAPANESE BACK NEXT

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-194655

(43)Date of publication of application:

14.07.2000

G06F 13/38 G06F 13/00 H04L 12/56 H04I, 13/08

(21)Application

11-277881

(71)Applicant: STMICROELECTRONICS INC

number:

(51)Int.Cl.

(22)Date of filing:

30.09.1999

(72)Inventor: CHRISTIAN D CASPER

(30)Priority

Priority number: 98 Priority 163952

30.09.1998 Priority country:

US


(54) METHOD AND SYSTEM FOR TRANSFER CONTROL OF DATA BY UPDATING DESCRIPTOR IN DESCRIPTOR RING

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the overhead regarding the use of descriptors and descriptor rings relating to respective frame data buffers by updating only the starting and ending descriptors in a descriptor chain for a desired host or controller.

SOLUTION: A network controller 40 updates a starting and an ending descriptor entry which are concerned to optimize the use of a bus when 3 frame data buffers are chained together. When the network

controller 40 completes the process as to a buffer relating to chained frames, the possession of the ending descriptor is returned first and then the possession of the starting descriptor is returned. The flags and fields of the starting and ending descriptors in a column type chain of a fence post, i.e., a fence are all updated by the controller 40 and when they are completely sent or received, accurate information regarding the frames is provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-194655 (P2000-194655A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
G06F	13/38	3 1 0	G06F	13/38	310B	
	13/00	353		13/00	353A	
H04L	12/56		H04L	13/08		
	13/08			11/20	1 0 2 Z	


		審查請求	未請求 請求項の数42 OL (全 48 頁)
(21)出願番号	特顯平11-277881	(71)出順人	591236448
			エスティーマイクロエレクトロニクス、イ
(22)出順日	平成11年9月30日(1999.9.30)		ンコーポレイテッド
			STMicroelectronics,
(31)優先権主張番号	09/163952		Inc
(32)優先日	平成10年9月30日(1998.9.30)		アメリカ合衆国, テキサス 75006,
(33)優先権主張国	米国 (US)		カーロルトン, エレクトロニクス ドラ
			イプ 1310
		(72)発明者	クリスチャン デイ. キャスパー
			アメリカ合衆国。 テキサス 75007,
			カーロルトン、 オールド デントン
			3640
		(74)代理人	100057793
			弁理士 小橋 一男 (外1名)
		(74)代理人	カーロルトン, オールド デントン 3640 100057793

(54) 【発明の名称】 記述子リング内の記述子をアップデートすることによるデータの転送制御方法及びシステム

### (57) 【要約】

【課題】 夫々のフレームデータバッファに関連する記 述子リング及び記述子を使用することに関連するオーバ 一ヘッドを減少させる。

【解決手段】 本発明によれば、共用システムメモリの フレームデータバッファ内にフレームが受信される。単 一フレームは3個を超えるフレームデータバッファをス パンすることが可能である。記述子リングは夫々のフレ ームデータバッファを記述し且つそれに対してポイント し且つホスト又は装置による所有を記述する夫々の記述 子を有している。フレームを受信した関連するフレーム データバッファに対する記述子が一緒に配置されて最初 の記述子と最後の記述子とを有する記述子チェーンを形 成する。最初の記述子及び最後の記述子と中間の記述子 の所有を所望のホスト又は装置に対して許可するために 最初の記述子及び最後の記述子のみが記述子チェーン内 においてアップデートされる。



10

【特許請求の範囲】

【請求項1】 ホストと共用システムメモリを具備する 制御器との間でフレームで調整されたデータ転送を制御 する方法において、

単一のフレームが3個を超えるフレームデータバッファ にわたるように共用システムメモリのフレームデータパ ッファ内のフレームを受取り、その場合に記述チリング は共々のフレームデータパッファを記述し且つぞれに対 してポイントし且つホスト又は制御部のパずれかによる 所有を記述する大々の記述予解解のかずれかによる 所有を記述する大々の記述予解解のか

最初の記述子及び最後の記述子を持った記述子チェーンを形成するために前記プレームを受取った限趣するプレームデータバッファに対する記述子を一緒に配置させ、バスの利用を向上させるために所究のホスト又は神障器に対して最初の記述子及び最後の記述子及び中間の記述子の所存を許可するために前記述子チェーン内の最初の記述子及び最後の記述子のみをアップデートする。上記名ステップを有することを特徴とする方法。

【請求項2】 請求項1において、更に、ネットワーク 受信フレームに対する記述子内の所有ビットをアップデ 20 ートすることによって記述子の所有をアップデートする ステップを有していることを特徴とする方法。

【請求項3】 請求項1において、更に、前記記述子チェーンの最後の記述子内のフレームの終りフラグをセットするステップを付していることを特徴とする方法。 【請求項4】 請求項1において、更に、パケットの終りビットをセットすることによって前記記述子チェーンの最後の記述子内のフレームの終りフラグをセットするステップを有していることを特徴とする方法。

【請求項5】 請求項1において、更に、前記記述子チ 30 ェーンを形成する複数個の記述子を逐次的に一体的に配置させるステップを有していることを特徴とする方法。

【請求項6】 請求項1において、更に、各記述子を2 ワードエントリとして形成するステップを有していることを特徴とする方法。

【請求項7】 請求項1において、更に、フレームが夫 々のフレームデータパッファを充填するに従いフレーム データパッファと関連する記述子を1つづつ一体的に逐 次的に配置させるステップを有していることを特徴とす る方法。

【請求項8】 請求項1において、更に、128パイト ワードグループとして記述子を形成するステップを有し ていることを特徴とする方法。

【請求項9】 請求項1において、更に、約512乃至 約2,048パイトに対してフレームデータバッファを 形成するステップを有していることを特徴とする方法。 【請求項10】 請求項1において、更に、前品部子

【請求項10】 請求項1において、更に、明高記处子 リングを前記制御器内の特定のFIFOメモリに対して 専用とさせるステップを有していることを特徴とする方 法。 【請求項11】 ホストと共用システムメモリを具備する制御器との間でフレームに調整されたデータの転送を制御する方法において、

単一のフレームが3個を超えるフレームデータバッファ をスパンするように共用システムメモリのフレームデー タバッファ内のフレームを受限り、尚記述チリングは夫 々のフレームデータバッファを記述し且つそれに対して ポイントし且つホスト又は刺節器のいずれかによる所有 を記述する天々の記述子を有しており、

最初の記述子及び経緯の記述子を行する記述子チェーン を形成するために前記フレームを受収った限速するフレームデータバッファに対する記述子を一緒に配置させ、 所望のホスト又は制御器に対して最初の記述子及び最後 の記述子及び中間の記述子の所有を許可するために記述 子チェーン中の最初の記述子及び最後の記述子のみをア ップデートし、

異なるフレームデータバッファにわたる全体がなフレー ののペイトカウントで前記記述デチェーンの最初の記述 デのメッセージ寸法フィールドをアップデートし且つそ 村の開始によって上行されているパイトカウントで前記 記述デチェーンの最後の記述子のメッセージ寸法フィー ルドをアップデートする、上記名ステップを有すること を特徴とする方法。

【請求項12】 請求項11において、更に、ネットワ ーク受信フレームに対する記述子内の所有ピットをアッ プデートすることによって記述子の所有をアップデート するステップを有していることを特徴とする方法。

【請求項13】 請求項11において、更に、前記記述 子チェーンの最後の記述子内のフレームの終りフラグを セットするステップを有していることを特徴とする方 注。

【請求項14】 請求項11において、更に、パケット の終りピットをセットすることによって前記記述子チェ 一ンの最後の記述子内のフレームの終りフラグをセット するステップを有していることを特徴とする方法。

【請求項15】 請求項11において、更に、前記記述 子チェーンを形成する記述子を逐次的に一緒に配置させ るステップを有していることを特徴とする方法。

【請求項16】 請求項11において、更に、各記述子 を2ワードエントリとして形成するステップを有してい ることを特徴とする方法。

【請求項17】 請求項11において、更に、フレーム が失々のフレームデータパッファを充実するに後いフレ ームデータパッファと関連する記述子を1つプラー緒に 送対的に配置させるステップを有していることを特徴と する方法。

【請求項18】 請求項11において、更に、記述子を 128パイトワードグループとして形成するステップを 50 有していることを特徴とする方法。

30 1

【請求項19】 請求項11において、更に、約512 乃至約2.048バイトに対してフレームデータバッフ アを形成するステップを有していることを特徴とする方

【請求項20】 請求項11において、更に、前記制御 器内の特定のFIFOメモリに対し記述子リングを専用 とさせるステップを有していることを特徴とする方法。

【請求項21】 ホストと共用システムメモリを具備す る制御器との間でフレームに調整されたデータの転送を 制御する方法において、

最初の記述子と最後の記述子とを有する記述子チェーン を形成するためにフレームを受信した関連するフレーム データバッファに対してポイントする複数個の記述子を 一緒に配置させ、

パスの利用を向上させるために所望のホスト又は制御器 に対して最初の記述子及び最後の記述子及び中間の記述 子の所有を許可するために記述子チェーン内の最初の記 述子及び最後の記述子のみをアップデートする、上記各 ステップを有することを特徴とする方法。

【請求項22】 請求項21において、更に、異なるフ 20 レームデータパッファにわたる全体的なフレームのバイ トカウントで前記記述子チェーンの最初の記述子のメッ セージ寸法フィールドをアップデートするステップを有 していることを特徴とする方法。

【請求項23】 請求項22において、更に、それと関 連するフレームデータパッファ内にのみ包含されている フレームのデータによって占有されているパイトカウン トで前記記述子チェーンの最後の記述子のメッセージ寸 法フィールドをアップデートするステップを有している ことを特徴とする方法。

【請求項24】 請求項21において、更に、ネットワ ーク受信フレームに対する記述子内の所有ビットをアッ プデートすることによって記述子の所有をアップデート するステップを有していることを特徴とする方法。

【請求項25】 請求項21において、更に、前記記述 子チェーンの最後の記述子内のフレームの終りフラグを セットするステップを有していることを特徴とする方 法。

【請求項26】 パケットの終りビットをセットするこ とによって前記記述しチェーンの最後の記述子内のフレ 40 一ムの終りフラグをセットするステップを有しているこ とを特徴とする方法。

【請求項27】 請求項21において、更に、前記記述 子チェーンを形成する複数個の記述子を逐次的に一緒に 配置させるステップを有していることを特徴とする方 法。

【請求項28】 請求項21において、更に、各記述子 を2ワードエントリとして形成するステップを有してい ることを特徴とする方法。

が夫々のフレームデータパッファを充填するに従いフレ ームデータバッファと関連する記述子を1つづつ一緒に 逐次的に配置させるステップを有していることを特徴と する方法。

【請求項30】 請求項21において、更に、前記記述 子を128パイトワードグループとして形成するステッ プを有していることを特徴とする方法。

【請求項31】 請求項21において、更に、約512 乃至約2、048パイトに対してフレームデータパッフ アを形成するステップを有していることを特徴とする方

【請求項32】 請求項21において、更に、前記制御 器内の特定のFIFOメモリに対して前記記述子リング を専用のものとするステップを有していることを特徴と する方法。

【請求項33】 フレームに調整されたデータの転送を 制御するシステムにおいて、 ホストシステム、

ネットワーク装置.

前記ホストシステムと前記ネットワーク装置との間の共 用システムメモリであってフレームデータバッファを具 備している共用システムメモリ、

単一のフレームが3個を超えるバッファにわたることが 可能であるように前記フレームデータバッファ内に入っ て来るフレームを受信する手段。

フレームを受信した夫々のフレームデータバッファに対 してポイントする記述子チェーンに形成した連続する記 述子を具備する記述子リングを前記メモリ内に形成する 手段、

30 バスの利用を向上させるために所望のホスト又はネット ワーク装置に対して最初の記述子及び最後の記述子及び 中間の記述子の所有を許可するために前記記述子チェー ン内の最初の記述子及び最後の記述子のみをアップデー トする手段、を有していることを特徴とするシステム。 【請求項34】 請求項33において、前記記述子が、 更に、アップデートされる所有ビットを有していること を特徴とするシステム。

【請求項35】 請求項34において、各記述子が、更 に、2ワードエントリを有していることを特徴とするシ ステム。

【請求項36】 請求項33において、前記記述子が約 128バイトワードグループを有していることを特徴と するシステム。

【請求項37】 請求項33において、前記フレームデ ータバッファが約512乃至約2.048バイトを有し ていることを特徴とするシステム。

【請求項38】 フレームに調整されたデータの転送を 制御するシステムにおいて、 ホストシステム、

【請求項29】 請求項21において、更に、フレーム 50 受信ポートと送信ポートとを具備しており各ポートがF

IFOメモリを有している制御器。

前記ホストシステムと前記制御器との間の共用システム メモリであってフレームデータパッファを具備している 共用システムメモリ、

単一のフレームが3個を超えるパッファにわたることが 可能であるように前記フレームデータパッファ内に入っ で来るフレームを受信する手段.

フレームを受信した夫々のフレームデータパッファに対 してポイントする記述子チェーンに形成した連続する記 述子を有する少なくとも1個の記述子リングであって各 10 々が前記期御器内の特定のポート及びFIFOメモリに 対して専用とされている記述子リングを前記メモリ内に 形成する手段

バスの利用を向上させるために所望のホスト又は制御器 に対して競別の記述子及び指後の記述子及び中間の記述 子の所有を許可するために前記述子チェーン内の最初 の記述子及び最後の記述子のみをアップデートする手 段、を有していることを特徴とするシステム。

【請求項39】 請求項38において、前記記述子がアップデートされる所有ビットを有していることを特徴と 20 するシステム。

【請求項40】 請求項38において、各記述子が2ワードエントリを有していることを特徴とするシステム。 【請求項41】 請求項38において、前記記述子が約 128パイトワードグルーブを有していることを特徴とするシステム。

【請求項42】 請求項38において、前記フレームデータバッファが約512万至約2,048個のパイトを有していることを特徴とするシステム。

## 【発明の詳細な説明】

### [0001]

【発卵の廊する技術分野】 未郊即よ、ホストと共用シス テムメモリを具備する制御器との間でフレームに調整さ れたネットワークをベースとしたデータの本送を制御する 方方法に関するものであって、更に詳細には、フレーム データバッファを記述し日ンマれに対してボイント即ち 指し示す夫々の記述子を具備する記述子リングを使用し てデータの布送を制御する方法及びシステムに関するも のである。

## [0002]

【従来の技術】データネットワークは毎日の活動及びビジネスアプリケーションにおいて益々重要なものとなっている。これらのネットワークの角どは、例えば、しばしばTCP/IPとして呼称される伝送制御プロトコル(「TCP)及びインターネットプロトコル(「P)を使用するインターネットのようなパケット交換型ネットワークである。伝送制御プロトコルはネットワークトラフィックの信報性のある受信及び送信を管理し、一方インターネットプロトコルはパケットが正しいデスティネーション即ち気能つ送られることを確保するためのルーチョン即ち気能へ送られることを確保するためのルーチョン即ち気能へ送られることを確保するためのルーチ

ング即ち経路付けの役割を担っている。

【0003】 興幣的なネットワークにおいては、スイッナングノード及び端部ノードのみならず伝送リンクからなるメッシュが設けられる。端部ノードは、興聖的に、パケットが受信され且つそのデスティネーション即ち宛先へ到達するために正しいが小出るリンク上に送信され、パケットスイッチ、又はルータ、又は中間システムとして呼称される。データトラフィックにおけるソース即ち発信元及びデスティネーション即ち宛先(端部ノード)とは末り入び偏部システムとして呼称することが可能である。これらのホスト及び端部システムは、興聖的に、パソコン、ワークステーション及びその他のターミナルである。これらのホスト及び端部システムは、興聖的に、パソコン、ワークステーション及びその他のターミナルである。

【0004】コンピュータの間においての情報の移動を 助けるために、開放型システム間相互接続(OSI)モ デルが開発されている。コンピュータの間での情報を移 動させる各問題は該モデルにおいてはレイヤ(層)によ って表わされ、従って、標準用の枠組を確立している。 2つのシステムはプロトコルスタック内のレイヤの間に おいてのみ通信を行う。然しながら、他のシステム内の 純粋なレイヤと通信を行うことが望ましく、且つこのよ うな結果を達成するために、情報はパケットとしても知 られるプロトコルデータ単位(PDII)によって交換さ れる。PDUはデータのみならずアドレスのような制御 情報を包含するヘッダを有している。ソース即ち発信元 において、当業者にとって公知の如く、各レイヤはそれ 自身のヘッダを付加する。物理レイヤから始まって、7 個のレイヤ、即ち(1)物理レイヤ、(2)データリン 30 クレイヤ、(3) ネットワークレイヤ、(4) トランス ポートレイヤ、(5) セッションレイヤ、(6) プレゼ ンテーションレイヤ、(7)アプリケーションレイヤを 有している。

【0005】ネットワークシステムは、東亜的に、ルータは、 イングアルゴリズムを使用することによって影適な経路 を決定することが可能なルータを使用する。ルータは、 又、各パケットに対するルーチング経路に基づって、入 カポートに到着したパケットを出力ボートへスイッチさ せる。ルーチングアルゴリズム(即ちルーチングプロト 40 コル)は、与えられたデスティネーションアドレスを具 備するパケットを送るために次のルータへボイントする 即ち指し示すエントリからなるルーチングテーブルを効 別化し且つ維持するために使用される。東空炉に、ネッ トワーク枠の各リンクに対して固定したコストが別り当 でられ且つコストはリンク権場積近びく以はコストを戻 映する。最も低いコストの経路が他のルータとネットワ ークトボロジィ及びリンクコスト情報を交換した後にル ータによって決定することが可能である。

ターネットプロトコルはパケットが正しいデスティネー 【0006】2つの低いレベルのレイヤ、即ち物理レイ ション即ち宛先へ送られることを確保するためのルーチ 50 ヤ及びデータリンクレイヤは、典型的に、IEEE80

(a)

2委員会によって開発されたローカルエリアネットワー ク用の標準によって支配される。データリンクレイヤ は、典型的に、2つのサブレイヤに分割されており、論 理リンク制御(LLC) サプレイヤは例えばフレーム 化、フロー制御、エラー制御、アドレッシング等の機能 を定義する。LLCプロトコルはHDLCプロトコルの 修正版である。媒体アクセス制御(MAC) サブレイヤ は共通媒体に対する伝送アクセスを制御する。

【0007】ハイレベルデータリンク制御(HDLC) は遠隔装置間でのデータ伝送操作の正確性をチェックす 10 るための通信制御手順であり、その場合には、データは フレームとして知られる単位で伝送され、目つフレーム のシーケンスをチェックし目つ伝送操作期間中にビット が失われるか又は反転されることに起因したエラーを検 知するための手順が存在している。データリンクのセッ トアップ (設定) 及び終了を制御する機能も存在してい る。HDLCにおいては、伝送リンクにわたってのビッ ト同期データ通信が制御される。 HDLCはX. 25と して知られているITUパケット交換インターフェース 標準に包含されている。

【0008】プログラム可能なHDLCプロトコル制御 器はこれらのシステムにおいて一般的に使用されてい る。HDLC制御器はコンピュータペリフェラルインタ ーフェース装置であって、それは国際標準化機構(IS (1) ハイレベルデータリンク制御(HDLC) をサポー トしている。それはフレームレベルの命令セットをサー ポートすることにより目つフレーム組立一分解及びデー タ完全性に関連する低レベルタスクのハードウエア実現 によって中央処理装置又はマイクロプロセサユニット (MPU) ソフトウエアを減少している。

【0009】殆どの通信プロトコルはビット指向型で、 コード依存性であり、且つ全二重通信に対して理想的な ものである。幾つかの通信適用例としては、ターミナル 対ターミナル、ターミナル対MPU、MPU対MPU、 衛星通信、パケット交換、及びその他の高速データリン ク等がある。

【0010】通信制御器はフレームを構成し且つ受信す ることに関連するタスクの多くから中央MPUを解放す る。フレーム(時折、パケットと呼称される)はリンク 制御及びデータ伝送の両方の目的に使用することの可能 40 な単一の通信要素である。

【0011】 殆どの制御器は外部共用メモリ資源に対す るアクセスを与える直接メモリアクセス(DMA)装置 又は機能を有している。その制御場はDMA又は非DM Aのいずれかのデータ転送を行うことを可能とする。該 制御器は、MPUからのコマンドを受付け、そのコマン ドを実行し、日つインタラプト及び結果をMPUへ供給 する。

【0012】幾つかのHDLC制御器は半又は全二重通

0 M b p s 又は高々100 M b p s) を有する種々のポ ートを有している。フレームのうちの幾つかはバス内へ 移動し、次いで、直接メモリアクセス(DMA)ユニッ ト内へ移動し、そこでCPU及びROMは専用の命令セ ットを有するファームウエアによって制御される。パケ ットがポートに入るとインタラプトが発生し、且つCP Uがインタラプト即ち中断される。ファームウエアコー ドはDMAに対するコマンドを「駆動」し且つパケット は共用外部パスから外に出てメモリ内に書込まれる。

【0013】例えばHDLC制御緊及びその他のフレー ムを受信し且つ送信する同様の装置等の任意のデータ構 造は、フレームを受信するためにそれらを実現すること が可能である多数の方法を有している。幾つは例えばリ ンクリスト及びリングパッファ等のダイナミックメモリ 割当て手法を有している。別の実現例は、リンクリスト を使用するものであり、一方その他のものはリングバッ ファを使用するものであり、例えば、マーケットランス (Market Lance) MK 5032として知 られており、後に、AMD7990チップと名前が変え られた最初のイーサネットチップで実現された最初のタ イプのリンゲバッファアルゴリズム等がある。

【0014】典型的に、リングバッファにおいては、ホ ストと制御器との間の共用システムメモリ内の夫々のフ レームデータバッファを記述し目つそれに対してポイン ト即ち指し示す夫々の記述子を有するディスクリプタリ ング即ち記述子リングが存在している。該記述子リング はポインタ及びフレームデータバッファに対する情報を 有する記述子エントリを具備する循環型キュー(待ち行 列) である。各記述子リングはHDLC制御器内の特定 30 のFIFOメモリに対して専用である。記述子リング内 の各2ワード記述子エントリはシステムメモリ内の1つ の特定のパッファと関連しており、該システムメモリ は、例えば、制御器及びホスト等のネットワーク装置間 の共用システムメモリである。

【0015】フレームデータバッファは、典型的に、送 信用のフレームを包含するか又はフレーム受信用の空間 を提供するメモリのブロック(典型的に、512乃至 048バイトの範囲)として定義される。当然、各 送信チャンネル及び各受信チャンネルは専用の記述子リ ングを使用する。フレームが単一フレームデータバッフ アの有限の容量を超える場合には、そのフレームは該バ ッファを「スパン」する、即ちそのバッファにわたって いると言われる。各記述子の最初のワードにおける所有 ビットは、ホスト又は制御器が関連するフレームデータ バッファを所有しているか否かを表わす。

【0016】所有性は制御器及びホストによって準拠さ れねばならない特定のプロトコルに従う。記述子の所有 性が他の装置又はホストに対して放棄され、且つ記述子 の一部とされると、それの関連するフレームデータバッ 信をサポートする異なるインターフェース(例えば、1 50 ファを変更することが可能である。ホストはフレーム受

信用の空のフレームデータバッファ及びフレーム送信用 の満杯のフレームデータバッファの所有をネットワーク 装置に与える。逆に、ネットワーク装置はそれが使用し た送信フレームデータバッファ及びそれが充填した受信 フレームデータパッファに対する所有をホストへパスす

【0017】フレーム受信の場合には、ホストは空のフ レームデータパッファに対してポイントする即ち指し示 している連続する記述子の所有を制御器又はその他のネ ットワーク装置へ与えることが要求される。フレームが 10 制御器によって完全に受取られると、その構成要素の記 述子の所有は再度割当てられる。ホストはインタラプト を介してそのイベントに関する信号が与えられる。ホス トは、典型的に、その信号の意味を推測するためにレジ スタを読取ることの義務が課される。このことが達成さ れると、そのフレームは、何等かの態様でディスパッチ 即ち送給され且つ関連性のある記述子の所有は制御器へ リターンされる。

【0018】 典型的な動作においては、ホストは制御器 又はリングの周りのその他のネットワーク装置に「追 従し、制御器が使用するためにその後に「空の」記述 子を残す。該装置がホストの余りにも前に行き過ぎる と、それは記述子リングをラップアラウンドしてそれが 所有することのない記述子に遭遇する場合がある。その 結果、このことが発生すると、入って来るフレームが失 われる場合がある。フレーム送信の場合には、該装置は 送信記述子リングの周りをホストを「追従」し、ホスト が獲得するためにその後に使用済の記述子を残す。ホス トは、それが送信の準備がなされている1つ又はそれ以 上のフレームを有する場合にデバイスに対して記述子の 30 所有を与えるに過ぎない。フレームが該装置によって完 全に送信されると、その構成要素の記述子の所有は再使 用のためにホストへパスされる。ホストは、インタラブ トを介してこのイベントについて信号が与えられる。

【0019】幾つかの適用例においては、ホストが关信 器として受取られるフレームよりも寸法が小さいフレー ムデータバッファを使用することを選択することが可能 である。換言すると、単一のフレームが複数個のバッフ アをスパンする、即ち複数個のバッファにわたる場合が ある。このタイプのシステムは、制御器によってフレー 40 ムを切断する(受信時に散乱させる)か又は組立てる (送信時に寄せ集める) ことを可能とする。複数個のフ レームデータパッファは、関連する記述子を一緒に「チ ェーン化」即ちグループ化することによってフレームの 構成要素の断片を保持することが可能である。定義上、 一緒にチェーン化又はグループ化された記述子は記述子 リングにおける連続的なエントリであり、チェーンの終 端記述子においてフレームの終りフラグがセットされ る。所有されているがそのフレームの終りフラグ(EO F) がセットされていない記述子エントリのフレームデ 50 の記述子及び関連するフレームデータバッファの所有を

ータバッファは全体的なフレームではなくフレームの一 部であると考えられる。

【0020】大きなフレームの受信期間中に、該装置は それが各相次ぐフレームデータバッファを充填するに従 い、1つづつ記述子を一緒に「チェーン化」即ちグルー プ化する。フレームの終りが受取られ且つ共用システム メモリへ転送されると、フレームの終りフラゲが記述子 チェーンの決定用記述子内にセットされる。送信期間中 に、制御器はチェーン化されたバッファの内容から単一 のフレームを逐次的に構築することが可能である。記述 子がフレームの終りフラグをセットしているバッファに 遭遇する場合にのみ、フレームの送信が終了する。

【0021】公知のシステムにおいては、各スパンされ た記述子は連続的にアップデートされ且つ変更されてい た。従って、充分なるパスCPU資源が割当てられねば ならなかった。このことはホストが達成するのに高価な 動作である。コマンドが構築され且つDMAへ供給され ねばならず且つDMAはファームウエアでバスを再調停 せわばならない場合がある。システムバスは調停されわ ばならない場合があり、一方その他の装置もシステムバ スヘアクセスしようとする場合がある。記述子チェーン 内に全ての記述子を書き戻すことは著しい量の資源を使 用する。

#### [0022]

【発明が解決しようとする課題】本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、夫々のフレームデータバッファと関連する 記述子及び記述子リングの使用に関連するオーバーヘッ ドを減少させることを目的とする。

## [0023]

【課題を解決するための手段】 本発明によれば、フレー ムが3個又はそれ以上のフレームデータバッファ等のフ レームデータバッファを「スパン」する場合、即ちフレ ームデータバッファにわたっている場合に、バスの利用 が向上される。本発明方法及び装置によれば、最初の記 述子及び最後の記述子のみがアップデート即ち更新され る。本装置がチェーン化されたフレーム内に関与してい るフレームデータバッファを終了すると、それは、最初 に、最後の記述子の所有をリターンし、次いで、それは 最初の記述子の所有をリターンし、それはフレームの 「フェンスポスト (fence post)」即ち「垣

根の支柱」を形成するものである。ホストは、例えそれ らが該装置によって所有されているものであっても、全 ての中間に介在するフレームデータバッファの所有を獲 得する。従って、ホストがフレームの終りフラグ(EO F) によってマークが付けられていないホストによって 所有されている記述子に遭遇すると、フレームの終りフ ラグがセットされている次のホストによって所有されて いる記述子に至るまで且つそれを包含して、全ての次続 獲得する。

【0024】本発明によれば、ホストと共用システムメ モリを具備するネットワーク装置との間においてフレー ムに調整されているデータの転送を制御する方法が、単 一のフレー人が3個を超えるフレー人データバッファを スパンするように即ち3個を超えるフレームデータバッ ファにわたるように共用システムメモリのフレームデー タバッファ内のフレームを受取るステップを有してい る。記述子リングは、夫々のフレームデータバッファを 記述すると共にそれに対してポイントし且つホスト又は 10 装置のいずれかによる所有を記述する夫々の記述子を有 している。フレームを受取った関連するフレームデータ バッファに対する記述子は、一緒に配置されて最初の記 述子と最後の記述子とを有する記述子チェーンを形成す る。最初の記述子及び最後の記述子のみが記述子チェー ン内においてアップデートされ、所望のホスト又は制御 器に対して最初の記述子及び最後の記述子及び中間の記 述子の所有を許可してパスの利用を向上させる。

【0025】本方法は、更に、ネットワーク受信フレー ムに対する記述子内の所有ビットをアップデートするこ 20 とによって記述子の所有をアップデートするステップを 有している。本方法は、更に、記述子チェーンの最後の 記述子内のフレームの終りフラグをセットするステップ を有している。本方法は、更に、パケットの終りビット をセットすることによって記述子チェーンの最後の記述 子内のフレームの終りフラグをセットするステップを有 している。本方法は、更に、記述子チェーンを形成する 記述子を逐次的に一緒に配置させるステップを有してい る。各記述子は2ワードエントリとして形成することが 可能であり且つフレームデータバッファと関連する記述 30 子はフレームが夫々のフレームデータバッファを充填す るに従い1つづつ逐次的に一緒に配置させることが可能 である。記述子は、又、128パイトワードグループと して形成することも可能である。フレームデータパッフ アは約512乃至2.048パイトであるように形成す ることが可能である。記述子リングはネットワーク装置 内の特定のFIFOメモリに対して専用のものとするこ とが可能である。

【0026】本発明によれば、システム及び関連する装 置がフレームに調整されているデータの転送を制御し且 40 つホストシステムとネットワーク装置とを包含してい る。共用システムメモリがホストシステムと装置との間 に存在している。共用システムメモリはフレームデータ バッファを有している。単一フレームが3個を超えるバ ッファをスパンすることが可能であるようにフレームデ ータバッファ内に入って来るフレームを受取る手段が設 けられている。フレームを受取った夫々のフレームデー タバッファに対してポイントする、即ち指し示す記述子 チェーンに形成された隣接する記述子を有する記述子リ ングをメモリ内に形成する手段が設けられている。パス 50 夕を接続することが可能である。1つのタイプの形態

の利用を向上させるために所望のホスト又は装置に対し て最初及び最後の記述子及び中間の記述子の所有を許可 するために記述子チェーン内の最初の記述子及び最後の 記述子のみをアップデートする手段が設けられている。 【0027】装置は、又、フレームに調整されたデータ の転送を制御することが可能であり、且つホストシステ ム及び装置のみならず、受信ポート及び送信ポートを具 備する装置も包含している。各ポートはFIFOメモリ を有している。共用システムメモリがホストシステムと 装置との間に存在している。共用システムメモリはフレ ームデータバッファを有している。単一のフレームが3 個を超えるバッファをスパンすることが可能であるよう にフレームデータバッファ内に入って来るフレームを受 信する手段が設けられている。フレームを受取った夫々 のフレームデータバッファに対してポイントする記述子 チェーン内に形成されている隣接する記述子を有する少 なくとも1個の記述子リングをメモリ内に形成する手段 が設けられている。これらの記述子リングは装置内の特 定のポート及びFIFOメモリに対して専用のものとさ れる。バスの利用を向上させるために、所望のホストマ は制御器に対して最初の記述子及び最後の記述子及び中 間の記述子の所有を許可するために記述子チェーン内の 最初の記述子及び最後の記述子のみをアップデートする 手段が掛けられている。

[0028]

【発明の実施の機様】本発明を本発明の好確実施例が示 されている添付の図面を参照して詳細に説明する。然し ながら、本発明は、多くの異なる態様で実現することが 可能であり日つ以下に説明する実施例にのみ制限される べきものとして解釈されるべきではない。そうではな く、これらの実施例は本発明の開示が完全なものであり 且つ当業者にとって本発明の範囲を完全に伝達するよう に提供されるものである。尚、本明細書にわたって同一 の構成要素には同一の参照番号を使用している。

【0029】図1-3を参照し、特に図1及び2を参照 すると、本発明の1例であるネットワーク制御器とホス トシステムのハイレベルの概略図が示されている。ネッ トワーク制御器は本発明の1つの特定の実施例において はHDLC制御器である。

【0030】 本発明はネットワーク制御駅を利用する従 来のネットワークを包含する多数の異なるネットワーク において使用することが可能である。例えば、本発明は インターフェースカードからインターフェースカードへ 延在するケーブルによってコンピュータが接続されてい る多くのローカルエリアネットワークにおいて使用する ことが可能である。配線用のハブは各ネットワークイン ターフェースカードへ取付けられているケーブルに対す る中央点を提供することが可能である。ハブは例えば同 軸、オプチカルファイバ、ツイスト対ワイヤ等のコネク

は、10ベースTとして知られる非シールド型ツイスト 対ワイヤを使用することが可能である。何故ならば、そ れは、毎秒10メガビット(MBPS)の信号速度、直 流即ちベースパンドの信号処理、及びツイスト対ワイヤ を使用するものだからである。

【0031】ネットワークは、典型的に、ネットウエア (Net Ware) IPXプロトコルに含まれている デスティネーション (宛先) アドレスを検査するもの等 のルータを有することが可能である。ルータはインター ネットパケット、リングフレーム又はその他の情報を剥 10 取り且つIPXパケット及びそのカプセル化したデータ をリンクを横断して送ることが可能である。ブリッジは 各インターネットパケットのアドレスを検査し且つそれ を回路を横断して送ることが可能である。

【0032】図1は典型的なハイレベルシステムの概略 図を示しており、それは本発明の一般的な方法、装置及 びシステムの例示である。図示されるように、ネットワ ーク装置としても知られている4個のネットワーク制御 器40がホストシステム43へ接続している32ピット システムバスへ接続している。ホストマイクロプロセサ 20 4 4 が、共用メモリサブシステム 4 6 と同様にシステム バス42へ接続している。各制御器40は4個のポート 50. 52. 54. 56を有しており、それらは夫々の ハイレベルデータリンク制御レイヤである全二重プロト コル線58へ接続している。

【0033】各ネットワーク制御器40は次世代のプリ ッジ及びルータ装置、及びT3速度におけるHDLC動 作を必要とする装置において使用するように設計されて いる高性能の4ポート高速ネットワーク制御器である。 各ネットワーク制御器は、好適には、単一のチップとし 30 て製造される。

【0034】図2に示したように、ネットワーク側にお いては、ネットワーク制御器40が前述した如く且つ0 乃至3の番号が付けられた4個のポート50,52,5 4. 56を有しており、その各々は別個の送信及び受信 FIFOを具備しており、半二重又は全二重動作を可能 としている。各ポート50-56は送信データハンドラ 60を有しており、それは送信クロック信号(TCL) K) を受取り且つデータ信号(T Data) をライン トランシーバ62へ転送する。受信データハンドラ64 40 もクロック信号(RCLK)を受取り且つデータをライ ントランシーバ62へ送り且つそれから受取る。該ポー トは、マ、各々、図示した送信及で受信先入先出(FI FO) 論理回路66, 68、512パイト送信FIFO 70、制御回路74、512パイト受信FIFO72を 有している。512パイトFIFO70、72はフレー ムバス76へ接続しており且つ制御回路74は管理バス 78へ接続している。FIFO論理回路66, 68及び データハンドラ60、64及び制御回路74は送信及び 受信(Tx), (Rx) 512パイトFIFO用の適宜 50 の送信及び受信回路として動作する。

(8)

【0035】システム側においては、制御器40は高速 (25乃至33MHz)の32ビットシステムバスイン ターフェース制御ユニット(SBI)80を有してお り、それは制御器のシステムバスの使用を最小とさせ日 つその性能を最大とさせるために単一サイクルワード転 送を使用する。直接メモリアクセスコニット(DMA) 動作は該装置がバスマスタとなることを可能とし、且つ 格納及び転送アプリケーションに対する効率的なパッフ ア管理アルゴリズムを使用することが可能である。シス テムパスインターフェース制御ユニット80は共用バス インターフェース回路82、バススレーブ制御器84、 DMA制御器でもある DMAバスマスタ制御器即ち直接 メモリアクセスユニット85、コンフィギュレーション (形態特定) データ転送エンジン86、管理データ転送 エンジン88 (それは両方とも管理バス78に対して通 信を行う)、且つフレームバス76に対して通信を行う フレームデータ転送エンジン90を有している。

【0036】 ユーザによって直接的にアクセス可能なも のではないが、ネットワーク制御器は、又、通信プロセ サコア又は単に通信プロセサ(CPC)92と呼ばれる 埋込型の32ビットRISCプロセサを有している。C P C は、ポート毎の統計の収集、DMAモードバッファ 管理及びデータ転送、チップ自己テスト及びホスト/チ ッププリミティブコマンド/応答交換等の活動を取扱 CPC92はCPU94、ALU96、タイマ9。 8、RAM100、ファームウエアROM102、イン タラプトハンドラ104を有している。

【0037】管理及びフレームデータ転送を効率的な態 様でサポートするために、内部パスが制御器のサブシス テムの全てを接続している。別のバス、及び管理バス7 8及びフレームバス76は夫々の管理データ及びフレー ムデータに対して使用され、並列性を増加させ且つそれ により性能を増加させる。制御器40は当業者によって 公知の方法によってチップトに形成される。

【0038】格納及び転送適用例に対して設計される場 合には、ネットワーク制御器40は32ビットデータ又 はフレームバス42を介してシステムメモリと8個のオ ンチップの512パイトFIFO70、74との間でフ レームを転送するためにオンチップのDMAエンジン及 び効率的なバッファ管理アルゴリズムを使用する。この 動作においては、制御器40はネゴシエーションによっ てバスマスタとなり、システムバスの所有を獲得し、次 いで、チップとシステムメモリ46との間でフレーム及 び管理データを直接的に移動させる。ホストプロセサ4 4はバススレープモードで動作する同一のバスを使用す ることによって制御器のオンチップのコンフィギュレー ション(形態特定)/ステータスレジスタへ直接アクセ スすることが可能である。

【0039】通信プロヤサ92は別個のプログラム及び

データパスを具備するハーバード (Harvard) 型 アーキテクチュアを使用し、該バスは同時的なデータの トランズアクションをサポートする。典理的に、クロッ クサイクル当たり 1 個の命令を効果的に実行するために 4ステージパイプライン型制御ユニットが使用されてい る。このアーキテクチュアによって必要とされる高性能 を与えるために、通信プロヤサによって使用されている 内部SRAM100は3個のポートを有することが可能 であり、且つ、典型的に、トライポートRAM(TP R) と呼称される。このアーキテクチュアを使用するこ 10 とにより、1個のレジスタ(TPR)からの読取、AL U油算、異なるレジスタ又はTPR位置への書込の全て が1つの命令での同一のクロックサイクル内において発 生することを可能とする。

【0040】制御器の動作(バッファ管理及びデータ転 送、チップ自己テスト及びホスト/チッププリミティブ コマンド/応答交換、及び統計収集を包含する)を制御 するファームウエアプログラムはROM102内に包含 されており、それはオンチップの8KROMとすること が可能である。

【0041】ネットワーク制御器40は外部的に供給さ れたシステムクロックから内部システムクロックを発生 するためにフェーズロックループ(PLL)を使用して いる。このPILLによって発生されたシステムクロック は性能に影響を与える場合のある信号対システムクロッ クチェーンを最小とするように遅延される。その結果。 制御器システムクロックは25叉は33MHzでなけれ ばならない。

【0042】説明の便宜上、図1-8を参照して動作の 外観について説明し、次いでその後の図面を参照して動 30 作のより詳細について説明する。制御器が初期化され且 つポートがアップし且つ稼動状態となると、典型的なフ レーム受信が以下の如くに進行する。フレームの開始フ ラグの二進01111110パターンがHDLCポート 受信器回路によって検知され、それはRxFIFO論理 68、Rxデータハンドラ64、ライントランシーバ6 2を有している。この直列のデジタルデータストリーム はHDLCポートの受信器回路へ流れ、そこでフレーム の始め(非フラグパターン)に対するサーチが行われて オクテット(octet)の整合及びフレームの始めが 40 確立される。フレームチェックシーケンス (FCS) の 計算が実際のフレームの後の最初のオクテットに関して 開始される。

【0043】直列対32ビット並列ワード変換が該受信 器同路によって実施され目つデータワードが受信器(R x) FIFO74内に格納される。この動作の始めにお いてRxFIFO74が空であったと仮定すると、受信 データは受信FIFO74内のワード数がプログラムさ れているウォーターマーク(watermark)設定 よりも大きくなるまで、継続して受信FIFO74を充 50 **填する。以下に更に詳細に説明するように、こ**の点にお いて、オンチップRISC92上で稼動しているファー ムウエア102に対して受信FIFO74に対するデー タ転送を要求するインタラプトが発行される。このイン タラプトはネットワーク制御思42内部のものであって ホストシステム44からは見えないものである。

【0044】インタラプトを受取ると、ファームウエア 102は要求するポートに対する現在の受信記述子(前 にフェッチしたもの)のオンチップコピーをチェックす る。それがバッファの所有を有するものでない場合に は、オンチップDMAが検査のために適切な記述子を再 度フェッチすべく指示する。制御器40は2つのイベン トのうちの1つが発生するまで繰返し記述子をフェッチ する。即ち、(1) バッファの所有がそれに与えられる か、又は(2)受信FIFOがオーバッフロー(この場 合にはフレームが失われる) のいずれかである。 パッフ アの所有が許可されると、ファームウエアは、受信(R x) F I F O 7 4 からシステムメモリ内の受信パッファ へパースト寸法のフレームデータワードを転送すべく D MAに指示することによってこのインタラプトに応答す る。第一パーストの受信フレームをシステムメモリへ送 信すると、マスタインタラプトレジスタ (MIR) を介 してホストに対してFAN(フレームアドレス通知)イ ンタラプトを発生することが可能である。

【0045】受信FIFO74充填(ネットワーク制御 器受信器同路による)、受信器対ファームウエアのイン タラプト、FIFOを空にすること(DMA)によるサ イクルが、フレームの終りが受信器回路によって遭遇さ れるまで継続して行われる。この点において、該フレー ムのフレームチェックシーケンス(FCS)が受信器回 路によってチェックされ且つ受信ステータスワードが発 生され且つ受信FIFO74内のフレームの後にアペン ド即ち添付される。以下に説明するように、フレームの 残り及び受信ステータスワードがシステムメモリ内の受 信パッファへ転送されるまで受信器対ファームウエアイ ンタラプトは継続する。ファームウエアは受信託ポ子内 の所有、メッセージ寸法、エラーフラグ等をアップデー トするためにオンチップDMA85を使用し、次いで、 完了した受信を表わすマスタインタラプトレジスタ(M IR) (図8B) を介してホストに対して「フレーム受 信済」インタラプト(RINT)を発行する。

【0046】 典型的なフレーム送信は以下のようにして 行われる。全てのフレームは送信記述子リング202 (図3) におけるエントリに対して割当てられている送 信フレームデータバッファ204からネットワーク制御 器40によって送信される。システムがフレームを送信 するためにネットワーク制御器40に対して準備がされ ている場合には、それは関連する送信記述子の所有を放 棄し、次いで、2つのことのうちの1つを行う。即ち、 (1)制御器の送信ポールタイマが期間満了し、チップ

をしてそれが所有するパッファを探すためにTx記述子 をポールすることを待機するか、又は(2)ホストによ るシステムモードレジスタ (SMR) を介しての送信要 求(TDMD)が発行されるかのいずれかである。いず れの場合においても、ファームウエアはバッファからバ ースト寸法の量のフレームデータをフェッチし且つそれ を適宜のボートの送信 F L F O内に配置させることを開 始すべくDMAに命令する。これは、FIFOがプログ ラムされているウォーターマークより上に充填されるま で又はフレームの終りに到達するまで継続する。

【0047】プログラムされている送信開始点を満足す るのに充分なワードが送信FIFO70内に存在する と、送信データハンドラ60、送信FIFO論理66、 ライントランシーバ62を包含する送信器回路が送信を 開始する。この送信器回路は並列対直列変換を行い、連 続する直列データストリームを送り出す。開始フラグが 送られ、それに続いてフレームデータ及びそのフレーム に対するサイクル冗長性チェック (CRC) 又はFCS が送られる。フレームチェックシーケンス(FCS)の 計算はフレームの最初のオクテットで開始する。送信F 20 Ⅰ F O 7 0 がウォーターマーク設定より低い空の状態に なると、送信器回路はオンチップファームウエア102 に対してプライベートインタラプトを発行し、システム メモリから更なるデータをコピーすることを要求する。 【0048】空にすること (送信器ユニットによる) 及 び充填すること(DMAによる)のサイケルは、フレー ムの終り(EOF)が該FIFO内に書き込まれるまで 継続して行われる。送信器が送信FIFOからそのフレ ームの最後のデータを除去すると、それは、オプション として、それが計算したFCSをアペンド即ち添付する 30 (制御器によるFCSのアペンド処理はフレーム毎に制 御することが可能である)。送信器はクロージングフラ グ即ち閉じるためのフラグを送ることによってフレーム を閉じる。

【0049】ネットワーク制御器40内部の埋込型プロ セサ92は、ホストシステムが使用するためにオンチッ プレジスタ内に12個の統計を維持する。これらの統計 はパススレーブコンフィギュレーション/ステータスレ ジスタ動作を使用してホストによってアクセスされる。 付加的な特徴として、該制御駅は以下に説明するように 40 システムメモリ内のオンチップ統計の完全なコピーを配 置させるためにそれのオンチップDMAを使用すること が要求される場合がある。

【0050】システムパスインターフェースユニット (SBI) 80はDMAモードにおいて3つの重要な機 能を実施する。即ち、(1) HDLCフレームデータ転 送用のDMAエンジン (パスマスタ)、(2) コンフィ ギュレーション/ステータスレジスタヘアクセスするた めのマイクロプロセサポート (バススレープ)、(3) 効果的には2個のインタラプトピン(MINTR#Bび 50 2.04が関与する。任意の与えられた適用例に対して、

PEINTER#) に対するソース即ち発信元である。 パスマスタ及びパススレーブの両方の動作は同一の32 ビットデータバスを使用し且つ同一の制御信号の幾つか を共用する。バススレーブ動作(CBIG)及びバスマ スタ動作(TBIC)に対する適切なモードを選択する ために別個のピンが存在している。

【0051】システムパスインターフェースユニット (SBI) 80はホストプロセサ44の関与なしで共用 パス42を介してシステムメモリ46とのブロックデー タ転送を実施するためのマルチチャンネルDMAユニッ ト85を有している。該制御器は、それが管理ブロック 200、送信又は受信記述子206、又は送信又は受信 フレームデータバッファ204へのアクセスを必要とす る場合にシステムパスの所有を要求し、尚、それについ ては図3を参照して後に説明する。

【0052】ネットワーク制御器40がこれらのデータ 構成体のうちの1つヘアクセスする毎に、それはパスの 所有に関してネゴシエーションを行い、データ(これは 幾つかのワードである場合がある)を転送し、次いで、 パスの所有を放棄する。与えられたバスの所有に対し て、逐次的なアドレスのみがアクセスされる。各バスト ランズアクションの数(転送されるワードの数即ち「バ ースト寸法」)は異なる場合があり且つフレームデータ 転送及び統計ダンプに対しプログラム可能である。管理 プロック200及び記述子転送寸法は必要に応じてネッ トワーク制御器40によって決定され目つ1乃至32の 2個の連続したワードの範囲とすることが可能である。 システムパスインターフェースユニット8 ()内部のDM Aユニット85は制御器によるシステムバスの利用を最 小とするために単一サイクルアクセスに対する必要なタ イミングを与える。

【0053】ネットワーク制御器40に対するコンフィ ギュレーション/ステータスレジスタアクセスは、DM A転送に対して使用されるものと同一の32ビットデー タバスを使用して行うことが可能である。そのために、 制御器がバスマスタである場合にはレジスタアクセスを 実施することは不可能である。コンフィギュレーション /ステータス(省略して「config」と言う)動作 は殆どのポピュラーなマイクロプロセサと共に動作する ように設計されている。ネットワーク制御駅内部の全て の位置は32ビットレジスタとして実現することが可能 である。全てのコンフィギュレーション (形態特定) 及 びステータスレジスタは、ネットワーク統計の全てと共 に、このインターフェースを介してアクセスすることが 可能である。

【0054】次に、図4を参照すると、本発明の制御器 の動作は3つの重要なシステムメモリデータ構造。即ち (1) 管理プロック200、(2) 記述子206を有す る記述子リング202、(3)フレームデータバッファ

1個の音型プロック200、8個の記述子リング202 (図音)、複数側のフレームデータバッファ204が使用される。図3に示したように、各ボートにおいて各F1F070、72に対して1個の記述子リング202が存在している。銅線器40を初期化する前に、ホスト44は、システムメモリにおいてこれらのデータ構造を割当て且一形態料定することが明拾される。管理プロック200は、チップ初期化のため及び刺繍網界によって維持されているネットワーク統計に対する交換点として使用される。

【0055】 冬記述子リング202は、当業者にとって 公知の如く、フレームデータパッファ204に対する情 報及びポインを有するエントリ又は記述子206を具 備する循環型のキュー即と待ち行列である。これらの記 述子及び記述子リングを使用することを示した範囲及び システムの側に米国特許第5、299、313号及び第 5、136、582号に開示されており、それらの開示 を引用によって本明網部に収込む。各記述于リング20 2は海原郷40内の対ち定のドド67、アとに対して 専用とされており、且つ1個のリング内の各2ワード記 20 述子エントリ206はシステムメモリ内の1つの特定の フレームデータパッファ204と問題している (図 5)。データパッファ204と問題している (図 5)。データパッファ204と日間建している (図

5) 。データバッファは送信用のフレームを包含するか 又はフレーム自身のためのスペースを与えるメモリのブ ロック(典型的に、512万至2,048パイトの範 囲)として定義される。

【0056】 無應器 40の初期任の一部として、ホストはシステムメモリの1つのセクションを取り分けねばならない。このメモリはパッファ管理ポインタ、コンフィギュレーション情報及びボート当たりのネットワーク統 30計を保持するために使用される。管理プロック200は統計で開期時にアップデートすることが可能であり且つ制御器 42によって参照されるので、それは装置の動作全体にたたりメモリのアクティブ即ち活性状態にある割当てに留まらればならない。

【0057】管理プロック200(初期化プロックとも呼ばれる)は512個の開接したバイトから構成されており且つメモリ内においてリード整合されている。図7は管理プロック200及びその詳細をより詳細に示している。管理プロックの最初の15個のワード200 aは 40チップ初期化のために使用される情報を有している。該期間器は、常に、共用システムメモリ 46から再度一部又は全てをフェッチすることの命令が与えられない限り、このセクションのオンチップコピーを実践する。管理プロック200初期化セグション2001は8個の記述子リング202に対するシステムメモリポインタ、及び6個のカメナテップタイでに対するセットアップ情報及近9個のDMAバスマスタバースト寸法(バス所有当たりに確ぐのタイプのデータに対し転送されるワード250

00 bは、以下に認明するように、記述子リング202 の幾何学が形状及び外端共用メモリ46における関連するフレームデータバッファづけを両定するためにホスト43によって使用することが可能である。 卵端器 40は自動的に(送信) TX及び(受信) RX記述子リング20 を構築することが可能である(図3)。

【0058】管理プロック200の残りのワード200 には適宜のプリミティプによってそのように命令が与え られる場合に、そのオンチップHDLCフレーム統計の イメージを共用システムメモリ 4 6内にコピーするため に制御路 4 0に対しスペースを与える。これらの周期的 な続計のスナップショットはシステムが使用するためで ある。管理プロック200のこれらのワードの割当て は、統計分とプ特徴が使用されない場合には変更される ことはない。

【0059】チップリセットが完了した後に、リセット 進行中ピンが不活性状態となると、図45及び46に示 してあり且つセクションVを参照して以下に詳細に説明 するように、初期化手順が開始することが可能である。 最初に、ホストが管理プロック200、記述子リング2 02、システムメモリ内のフレームデータバッファ20 4をセットアップする。2番目に、ホスト44は管理ブ ロック200の開始システムアドレスを「管理ブロック に対するポインタ」(PAB)と呼ばれる制御器40内 部のレジスタに対して管理プロック200の開始システ ムアドレスを書込み、日つ、オプションとして、プリミ ティブインタラプトをイネーブルさせる。次いで、イン タラプト (INT) プリミティブがホスト44によって ネットワーク制御器に対して発行される。このことは、 制御器をして、管理プロック200の最初の32個のワ ード(図7)を処理を行うためにネットワーク制御器の チップ内にコピーさせる。次いで、ネットワーク制御器 はアクノレッジメントINIT\_COMPLETE又は ACT (INIT) プリミティブインタラプトでホスト に対して応答する。この点において、ホスト44はハウ スキーピングを行うか又は制御器のレジスタの全てのコ ンフィギュレーション即ち形態特定を行うことが可能で あり、各HDLCポートに対する動作モードを確立し、 送信器及び受信器をイネーブルし、且つ種々のインタラ プトをイネーブル及びマスクすることが可能である。図 45に更に詳細に示されているように、完了すると、ホ ストはネットワーク制御器40に対してSTART(開 始)プリミティブを発行し、通常の動作を開始させる。 STARTプリミティブは制御器をして、8個の送信及 び受信記述子リングのうちの各々における最初の2つの 記述子をプリフェッチさせ且つフレーム転送の準備を行

【0060】管理プロック200内の最初の8個のエントリは各記述子リング202(図3)のトップ即ち一番上のものに対するポインタとして作用するシステムアド

レスである。記述子206はメモリ内においてワード整 合(即ちパイト整合)されていなければならないので、 これらのポインタは、常に、最小桁の2つのアドレスビ ット (パイトアドレス) においてゼロでプログラムされ るべきである。換言すると、全ての記述子リングポイン タは4によって均等に割算可能なものとすべきである。 整合されていない記述子リングポインタアドレスから予 測不可能な動作が発生する。ネットワーク制御器40は INITプリミティブが完了するとこれらのポインタの コピーを参照し、別のINITが実施されるか又はリフ 10 レッシュ記述子リングプリミティブが発行されない限 り、INITが影響を有することのない後にシステムメ モリ内のポインタを変化させる。

【0061】前述したように、各ポート50,52,5 4、56内の各送信チャンネル及び各受信チャンネルは 全部で8個のリングに対する専用の記述子リング202 を使用する(ポート当たり1個の送信リング及び1個の 受信リング) (図3及び4)。記述子リング202(図 4)は「記述子206」と呼ばれる幾つかの2ワードエ ントリから構成される循環型のキュー即ち待ち行列であ 20 る。各記述子エントリ206は1個のフレームデータバ ッファ204を記述する。記述子206エントリの最初 のワード208はそのフレームデータパッファ204に 関する情報及びそのフレームデータバッファが収容して いるフレームマは部分的なフレームを包含している(図 5) 。記述子206エントリの2番目のワード210は システムアドレスであり、即ちそれの関連するフレーム データバッファのトップ即ち一番上に対するポインタで ある。記述子リング202は1乃至8K個のエントリの 寸法の範囲とすることが可能である。ネットワーク制御 30 器40は初期化において管理ブロック200における各 リングのトップ即ち一番上に対するポインタが与えられ る。記述子エントリ206は、常に、リングのトップ即 ち一番上から初めて逐次的にアクセスされる。記述子リ ング202内の最後の記述子はリングの終りであること を示すフラグを有している。該制御器は、それがリング の終りフラグに遭遇すると、そのリング内の最初のエン トリヘリターン即ちラップする。

【0062】各記述子206の最初のワード内の所有ビ ット(OB) 212は、ホスト又は制御器が関連するフ 40 レームデータバッファを所有しているか否かを表わす。 所有は、制御器及びホストによって準拠されねばならな い特定のプロトコルに従う。その規則は簡単である。記 述子206の所有が他のものに対して放棄されると、そ の記述子又はそれと関連するパッファのどの部分も変更 されることはない。ホストはフレーム受信のための空の パッファ及びフレーム送信のための満杯のフレームデー タバッファの所有を制御器に与える。逆に、ネットワー ク制御器はそれが使用した送信パッファ及びそれが満杯 とさせた受信パッファについて所有をホストへ戻す。

【0063】任意の与えられたポート上でのフレーム受 信の場合、ホスト44は空のフレームデータバッファ2 0.4に対してポイントする連続した記述子の所有を制御 器40へ供給することが要求される。そのフレームの正 に最初のワードがメモリ46へ転送された後に、フレー ムアドレス通知(FAN)インタラプトが発行される (図13-21を参照してヤクションⅠにおいて後に更 に詳細に説明する)。制御器によって1個のフレームが 完全に受信されると、その構成要素である記述子の所有 は再度割当てられる。ホストは、RINTインタラプト を介してこのイベントに関しての信号が与えられる。ホ スト44は、その信号を発行する特定のポートを推測す るためにマスタインタラプトレジスタ (MIR) (図8 B) を読むことを余儀なくされる。このことが達成され ると、そのフレームは何等かの熊様でディスパッチ即ち 送給することが可能であり且つ関連する記述子の所有は 制御器ヘリターンされる。

【0064】 典型的な動作においては、ホスト44は記 述子リング202の周りをネットワーク制御器40に 「追従」し、ネットワーク制御器 4 0 が使用するために その後に「空の」バッファ記述子206を残存させる。 ネットワーク制御器40がホスト44の前方に離れ過ぎ ると、それは記述子リング202をラップアラウンドし 日つそれが所有することのない記述子206に漕遇する 場合がある。このことが発生すると、入ってくるフレー ムが失われる場合がある。ホストは、早期輻輳通知(E CN) インタラプトを介して受信FIFO70のオーバ ーフローが通知される(図26-43を参照してセクシ ョンIIIにおいて後に更に詳細に説明する)。次い で、ホストは、更なるフレームの喪失を回避するために その動作を変更すべく対応することが可能である。

【0065】与えられたポート上でのフレーム送信の場 合、ネットワーク制御器40は送信記述子リング202 の周りをホスト44に「追従」し、ホストが獲得するた めにその後に使用済のバッファ記述子を残存させる。ホ ストは1個又はそれ以上のフレームが送信の準備がなさ れている場合に制御器40に対して記述子206の所有 を与えるに過ぎない。1つのフレームが制御器によって 完全に送信されると、その構成要素の記述子206の所 有は再度使用するためにホスト44へ戻される。ホスト 44は、このイベントについてTINTインタラプトを 介して信号が与えられる。

【0066】幾つかの適用例においては、ホスト44は 受信されるか又は送信されたフレームよりも寸法がより 小さなフレームデータバッファ206を使用することを 選択する場合がある。単一のフレームは複数個のパッフ アをスパン、即ち複数個のパッファにわたる。このこと は、ネットワーク制御器40によってフレームを切断 (受信時に散乱させる) 又は組立 (送信時に収集する)

50 することを可能とする。複数個のデータパッファは、関

連する記述子206を一緒に「チェーン化」することに よって1個のフレームの構成要素の新片を保持すること が可能である。定義上、チェーン化した記述子はそのチェーンの終端の記述子においてフレームの終り(EO F) フラグ214がセットされている記述子リング内の 連続したエントリである。接合すると、所有されている がフレームの終りフラグがセットされていない記述子エ ントリのパッファは「200プレームの一部であって、全 体的なフレームではないと考えられる。

【0067】大きなフレームの受信期間中に、ネットり 10 クリ部圏場 10 はそれが各フレームテータバッファ 20 4 を完全に売買すると、1 億プラ、記述子 2 0 6 を一緒 にチェーン化する。フレームの終りが受取られほシステムメモリ・転送されると、フレームの終りが受力が(E OF)がそのチェーンの接端記述子内にセットされる。送信期間中に、ネットワーク期間略 4 0 はチェーン化されたパッファの内容から単一のフレームを逐次的に構築することが可能である。フレームの送信は、その記述子がセットされているフレームの終りフラグを有している パッファに滞棄する場合にのみ終りフラグを有している 70 パッファに滞棄する場合にのみ終りする。

【0068】 ネットワーク制御器40は、関与する最初 の及び最後の記述子エントリをアップデートすることに よって3個又はそれ以上のフレームデータバッファが一 緒にチェーン化される場合にパスの利用を最適化させる (図4)。ネットワーク制御器40がチェーン化されて いるフレームに関与するパッファについて終了すると、 それは、最初に、最後の記述子の所有をリターンし、次 いで、それは最初の記述子の所有をリターンする。これ らはフレームの「フェンスポスト(fencepos t) | 即ち垣根の支柱である(図44及びセクション1 30 Vにおいて以下に説明する)。ホスト44は、例えそれ らが制御器によって所有されているものであっても、全 ての中間のフレームデータバッファの所有を獲得する。 従って、ホストがフレームの終りフラグによってマーク が付けられていないホストが所有している記述子に遭遇 すると、それは、フレームの終りフラグがセットされて いる次のホストが所有している記述子に至るまで目つそ れを包含する全ての次続の記述子の所有を獲得する。

【0069】「フェンスポスト」即ち垣根の支柱壁ゲェーン内の最初及び最後の記述子のフラグ及びフィールド 40 つ全ては耐障網路 40 によってアップデートされて、それが完全に送信されるか又は受信されるとフレームに関しての正確な情報を提供する。記述子20 6の最初のワード20 8は、更に、バッファ・甘法216及びメッセージ 寸法218を付している。受信フレームの場合には、チェーン内の最初の記述子のメッセージ寸法218 (MS 17 E) フィールドは、単に、関連するフレームデータバッファのパイトカウント(構成ならば、これはパッファ寸法に等しいからである)ではなく、全体的なフレームのパイトカウントでアップデートされる。然となが 50

5、 終端記述アのメッセージ寸法フィールド218はそれの関連するバッファ内のフレームデータによって占有される実際のパト教のみを付している。このことは、パッファ内のフレームデータと続く最初の完全なワード内に格納されている受信ステータスワードをホストが窓は戻し出すことを可能とする (注意/マポミことであるが、ステータスワードの4パイトはMSIZEフィールド内に格納されているカウント内に含まれてはいない)。

10 【0070】単一のフレームデータバッファ204内には1つを超えるフレームが存在すべきではない。単一のフレームは、記述子が記述子リング202において開始したもの即ち連続的なものである場合には、複数値の記述子206のプレームデータバッファ204をスパンする。即ちそれらにわたることが可能である。このことはバッファチェーン化と呼ばれる。ネットワーク制御器40は、常に、幾つかの空で且い階接した即ち連続した受信バッファの所有を有するべきである。ネットワークを包含する送信バッファの所有のあが与えられるべきである。【0071】をず必要とされるわけではないが、フレームデータバッファ204がスモリ内においてソード整合されており且つチェーン化が必要とされることがない程大きいものである場合に最良の性能が得られる。

【0072】 乗増修な「ストアアンドフォアリード(8 10 re - a nd - f o rward)」 即ち「格納及び 報送」 適用例においては、ホストはシステムメモリ内の 空で割当てられていないフレームデータパッファ204 の「ブール」を維持する。受信記述子206に対してフ レームデータパッファ204を割当てることは、実効的 に、それをこのブールから除去する。フレームデータパ ッファ204が完填されると即ち満杯になると、それは コン又はそれ以上の送信記述子へ再割当に町ちスイッチ される。送信が完了すると、フレームデータパッファ2 04は再使用のためにブールへリターン即ち戻され且つ サイクルが複数される。

【0073】記述リングボインタ200dの後の管理プロック200内の次の2つのワードはタイマ再ロード及び制御情報200を包含している。該即即請200円 により、1、K周波数224を分割するために分割器222及びハードウエアプレスケールタイマ20円の10円 に位226は、プレスケールタイマの出力周波数を測断するために使用される。理即所に、プレスケール何中一ド値は、20ミリ砂(50日z)プレスケールタイマ4周別となるように選択されるが、より速し及び遅い周期も可能である。プレスケールタイマ226の出力はネットワーク等の署40内部に維持されている幾つかの二次的8ピットタイマ228に対するベースのインクリメント周波数として使用される。

0. ポート0-3送信記述子プールタイマ(4)232 -238とすることが可能である。5個の8ビットタイ マの各々は管理プロック200内において確立される関 連する再ロード値を有している。以下の式はどのように 1. アプレスケールタイマ重ロード値を計算するかを示し ている。

\*【0074】プレスケール再ロード=65.536-(Terescale / (16×Tucir)) 尚、Tprescaleは所望のプレスケールタイマ周期であり

目つTucuxはシステムクロック周期である。 [0075]

表1: 曲型的たプレスケールタイマ再ロード値

fucia (MHZ) Tucia (NS) 10進数再ロード値 (20ms) 16ビットHex再ロード値 (20

3.3 3.0 23.869 0 x 5 D 3 D 2.5 40 34. 286 0 x 7 E E 6

するかを示している。

mg)

値

【0076】二次的再ロード=265-(Tsecondary

次の式は二次的タイマ再ロード値をどのようにして計算 ※尚、Tsecondaryは所望の二次的タイマ周期であり目つ Torescaleはプレスケールタイマ周期である。

[0077]

表2:典型的な二次的タイマ再ロード値

Tprescale	(ms)	Tsecondary	(秒)	10進数再ロード値	8ビットHex再ロード
2.0		0.5		2 3 1	0 x E 7
2.0		1. 0		206	0 x C E
2.0		2. 0		156	0 x 9 C
2.0		5. 0		6	0 x 0 6

二次的タイマの各々は管理プロックのフィールドをイネ ーブルするタイマ内に含まれている対応するイネーブル 制御ビットを有している(図7)。「1」がタイマをイ ネーブル即ち動作可能とさせ、「0」がタイマをディス エーブル即ち動作不能状態とさせる。以下の表は5個の 二次的タイマイネーブルの各々のビット位置を示してい る。該制御器は、INITが完了すると、これらのイネ ープルのオンチップコピーを参照する。システムメモリ ★30

施されるか又はTIMER ENABLEプリミティブ が発行(0x0F)されない限り、何等影響を有するも のではない。プレスケールタイマは、二次的タイマのい ずれもがイネーブルされない場合には自動的にディスエ ーブルされる。

0

★内のイネーブルを変化させることは、別のINITが実

[0078]

2

表3.管理プロックタイマイネーブルフィールド

(1=イネーブル;0=ディスエーブル)

ピット 7 6 5 4

3 名称 予約 予約 予約 ダンプ開始Tx

プレスケースタイマ220の構造は、広範囲のタイマ分 解能を可能とする。プレスケールタイマ再ロード値22 6を選択する場合に、各プレスケールタイマの期間満了 は制御器のオンチップ処理帯域幅の小さな割合部分を消 費する。非常に小さなプレスケールタイマ周期(大きな 40 作を使用せず、その代わりにフレーム送信を開始させる。 再ロード値) を選択することは、入って来るフレーム及 び出て行くフレームをサービスするための制御器の能力 に対して不本音に悪影響を与える場合があり、それによ り装置の全体的な性能に影響を与える場合がある。プレ スケールタイマは1ミリ秒周期未満で動作しないように することが推奨される(図6)。

【0079】送信記述子ポールタイマ232-238に 対する二次的タイマ再ロード値を選択する場合に、2つ のファクタが考慮されるべきであり、即ち、(1)ポー

1 Tx Tx 3ポール2ポール1ポール0ポール

たポート上での予測されるトラフィック、例えば実際に 使用される使用可能な帯域幅の百分率である。一般的 に、トラフィックが大きいければ大きい程、ポール周波 数は一層高い。幾つのシステムは、送信記述子ポール動 ためにシステムモードレジスタ(SMR)内の送信要求 (TD) ビットに依存することを選択する場合がある。 【0080】タイミングワード200eの後の。管理プ ロック200内の次の2つのワード200fはパースト 寸法(PAB+40に位置している4バイト)に関する ものであり(図7)、対応する送信ポートへのデータの DMA転送に対する個別的なパースト寸法を表わす。次 の4パイト (PAR+44) は対応する受信ポートから のフレームのDMA転送に対するパースト寸法を決定す トの半二重又は全二重動作モード、及び(2)与えられ 50 る。DMA85は、常に、転送すべき残存するデータが 選択されたバースト寸法より小さなものでない限り、こ れらのフィールド内に設定されている値によって決定さ れるバースト寸法でデータを転送する。診断御器は、I NITプリミティブが完了すると、これらの値のオンチ ップコピーを参照する。その後の変化は適宜のプリミテ ィブコマンド (基本命令) の提出を介して表わされなば ならない。

【0081】パースト及びフレームパッファ子注を等し く設定することは、フレーム当たりの必要とされるパス 転送の数を撮小とさせ且つシステムの拘束条件が大きな 10 DMAパーストを許容する場合には、改良した性能を提 低する。

【0082】システムクロック周期200gはPAB+48のパイト#1内に位置されており、25MHzで動作する場合には「0×28」の値を有し、また33MHzのシステムクロックで動作する場合には「0×1E」の値を有するべきである。該動脚器は、INITブリミティブが完さされると、この値のオンチップコピーを専ら参照し、別のINITが興速されない限り、INITが何等影響を有することがない像とシステムメモリ内に 20 はけるこの値を存することがない像とシステムメモリ内に 20 はけるこの値を確定することがない像にシステムメモリ内に 20 はけるこの値を変化させる。

【0083】「N1」は受信されるべき最大フレーム寸 法に対しホストによって選択可能な16ビット変数であ る。ポート# 0 及び# 1 に対するN 1 の値はP A B + 5 2200トに位置されており目つボート#2及び#3に 対する値はPAB+56200iに位置されている。こ のN1の値は、典型的に、初期化時にホストによってプ ログラムされ目つ1バイト乃至64Kバイトの間の範囲 内とすることが可能である。典型的に、N1は殆どの適 用例に対し2Kパイト又はそれ以下である。N1を超え 30 る受信フレームはそのポートに対する「Frames Larger Than N1(N1より大きなフレー ム) 」統計をインクリメントさせる。制御器40は、I NITプリミティブが完了すると、これらの値のオンチ ップコピーを参照し、別のINITが実施されない限 り、INITが影響を有することのない後のシステムメ モリにおけるこれらの値を変化させる。

【0084】ネットワーク制御器40は、「Transmit (TX) Ring Size (送信 (TX) U)ング寸法)」又は「Receive (RX) Ri40 ng Size (受信 (RX) リング寸法)」フィールド (PAB+60)ショアAB+72) 200 bの値がゼロでない場合には、共用メモリイ (6内に特定の送信及び/又は受信託近チリング 202を自動館に構築する。そうでない場合には、これものフィールドはゼロであり、制御器ファームツェア102円間関する記述チリングを構築することはなく、その代わりに、ホスト44が共用メモリ46内にこれらの構造を関に構築したものと期待する。

【0.0.8.5】 プリミティブコマンドレジスタ(PCR) 50 パイプライン効果を与える。何故ならぼ、ルーチング

(図8A) は処理のためにネットワーク制御網40の所 端ファームウエア102に対してホストのシステムソフ トウエアがコマンド/命令を発行するためのメカニズム を提供している。発行される各々及び全てのホストプリ ミティブ (このレジスタの下学)たは対さもの) はプロ バイダブリミティブ (このレジスタの上半分におけるも の) を介してファームウェアによってアクノレッジメン ト則ち受取りの確認が行われる。

【0086】プリミティブ交換プロトコルは、プリミティブメカニズムが適切に動作するためにホスト及びファームウエアの両方によって従われなばならない。ホストは一切に1個のみのプリミティブを発行する前にプロバイルはならず、別のプリミティブを発行する前にプログダブリミティブのアクノレッジメント即ち受険確認を待機せなばならない。他方、ファームウエアは発行された各ホストプリミティブに対してただ1つのプロバイダブリミティブを対せする。

【0087】マスタインタラプトレジスタ(MIR) (図8B) はMINTR#ビンを介してホストプロセサ に対して報告するためのイベントを記録する。該レジス タはパイトの位置に関する一直性のために分配される幾 つかの雑多なピット(即ち、PINT、SPURIN T、MERR、PPLOST、SERR、HPLOS T、WERR)と共に、HDLCボート当たりほぼ1パ イトのインタラブトイベントに組織化される。

【0088】例えばマスタインタラプトマスクレジスタ (MIMR) 及びボートエラーインタラプトマスクレジ スタ (PEIMR) 等のその他の詳細には誤明しないレ ジスタは、ホストが、どの対応するMIR及びPEIR インタラブトイベントが実際に継々のピン上でインタラ プトを発生するかを選択することを可能とする。これら のレジスタはMIR及びPEIR内のピットの設定に影響を与えるものではなく、それらは、単に、インタラブ トピットが送られることの結果としてホストインタラブ トの弊生をアスタするのに満済をおい。

【0089】1. フレームアドレス通知(FAN)
図9-21に戻ると、クラシックな協特及び転送(S
F)アーキテクチュアとカットスルー(C/T)アーキ
テクチュアとの間のハイブリッドオブションを可能とす
るフレームアドレス通知(FAN)インタラナトを示し
た詳細関が示されている。本が別によれば、フレームア
ドレス通知(FAN)は、受信したフレームに対する全
ての関連するアドレスフィールドが現在共用メモリ 4 6
位の存在している場合に、ホストプロセサ 4 4 へ信号が
送られるインタラブトである。次いで、該フレームは適 位のアルゴリズム及びルックアップテーブル 4 6 c (図 2 0)と共にアドレス及びルックアップエンジンによっ で処理し目つ適切ホート及びアスティネーションへデ
ィズバッチ即り送給することが可能である。このことは は、フレームの残部がネットワークワイヤから入って来 ることを可能としながら並列的に行うことが可能だから である。

【0090】更に、DMA85のパースト寸法を注意深 く選択することによって、最初のバーストがフレームか ら読取られる場合に適宜のアドレスフィールドを使用可 能とさせることが可能である。MACレベルヘッダ、I Pアドレス、又は例えTCP/UDPポートであって も、パーストの寸法に依存してメモリ内に読込むことが 可能である。このことはL2-L3又はL4フレームス 10 イッチング適用例を容易なものとさせる。

【0091】図9、10、11、12はどのようにして TCP/UDPペッダがIPデータエリア内にカプセル 化され且つ I PヘッダがMA Cデータエリア内に包含さ れているかを示している。図9はレイヤ構成の良好な表 示を与えている。TCP/UDPデータエリア240及 びTCP/UDPヘッダ240a、IPデータエリア2 42、ヘッダ242a、MACデータエリア244及び MACヘッダ244aが示されている。

【0092】図10は18パイトの802、3 (MA) C) データリンクレイヤヘッダを示しており、一方20 パイトインターネットIPヘッダは図11に示されてい る。図12は20パイトTPCヘッダを示している。適 官のアドレスフィールドがリストされている。

【0093】図13-20は本発明に従ってデータフレ 一人のルーチング即ち経路付けを行う方法及びシステム の基本的なプロセスを示している。図示したように、S WIFTの符号を付けたネットワーク制御器40は4個 のHDLCポート50、52、54、56を有してお り、各ポートは送信FIFO70及び受信FIFO72 30 を有している。ネットワーク制御器は、更に、制御プロ セサ(CPC)92としても知られているRISCプロ セサ及び直接メモリアクセスユニット(DMA) 85を 有している。CPCパス250はCPC92とDMA8 5ユニットとの間を相互接続する。インタラプトバス2 52は種々のHDLCポートとCPC92との間を接続 する。FIFOパス254はDMAと種々のHDLCポ ートとの間を相互接続する。

【0094】図14に示したように、フレームは最初に HDLCポート3へ入り且つネットワーク制御器40の 40 受信FIFO72内に受信される。図14において、そ のフレームは矢印258で示されたウォーターマークに 到達し、日つそのポートはインタラプトパス252を介 してCPC92に対しパケットの開始(SOP)インタ ラプト (図15) を開始させる。この時に、該フレーム からのデータがいまだにFIFO72内へ転送されてい る間に、CPC92はデータを転送するためにDMA8 5 (図16) に対するコマンドを発行する。 DMA 8 5 はシステムパス42を介してパスアービトレイション

発行し、それがシステムパス(図17)を使用すること が可能であるか否かを質問する。システムバス42が使 用可能である場合には、パスアービトレイション論理ユ ニット47は肯定状態に入る。同時に、フレームはFI FO72内に継続して受信される。この時に、DMA8 5はFIFO72からのデータを図18に示したように 共用システムメモリ46へ転送する。図18に示したよ うに、このDMA85の最初のパーストは、次いで、C PC92をして、FAN又はフレームアドレス通知イベ ントとして知られているインタラプト信号をシステムパ ス42を介してホストプロセサ44に対して発行させ、 フレームの予め選択されたアドレスフィールドが共用メ モリ46 (図19) 内に存在することを表わす。DMA パースト寸法の量は、見られる特定のヘッダ及びアドレ スに対して且つどのレイヤに対するものであるかに対し て調節されている。

【0095】図20に示したように、次いで、ホストプ ロセサ44はルックアップアルゴリズムを開始し且つど のようにしてパケット及びフレームがアドレスされ目つ 転送されるかを決定する。このルックアップ及びFAN イベントは、フレーム受信パッファ内にフレームが未だ 受信中である場合であっても発生することが可能であ

【0096】 共用メチリ46内に1つのフレームが完全 に受信されると、フレームの終り(EOF)インタラブ トが発行される。従って、このことは、ホストが転送又 は転送プロセスを終了することが可能であることを意味

【0097】図21はフレームアドレス通知(FAN) イベントを示したタイミングチャートを示している。M ACレイヤと共に一番上に示したように、P1として示 されているパケットの始めが最初に発行され、次いでD MAに対するファームウエア (FW) 命令が発行されて 受信器とのパケットの開始コマンドを構築する。パケッ トの継続(COP)コマンドが発行され、次いで、図示 したように、DMAがデータを転送する。DMAは、 又、フレームアドレス通知を発行し、次いで、パケット の終り(EOP)を発行する。MACレイヤの一番うえ に示したように、P2として知られる第二パケットの場 合にも同様の状能が発生する。

【0098】 II. ルックアヘッドウォーターマーク 次に、図22-25を参照すると、本発明において使用 されるルックアヘッドウォーターマーク (1 o o k - a head watermark) のより詳細が示されて いる。ルックアヘッドウォーターマーク(LAWM)は 同期信号として機能し、その場合に送信及び受信FIF O70、72を有するFIFO(先入先出)メモリが1 個又はそれ以上の付加的な書込パーストを受信するため に充分な格納領域が存在していることを表わすためにル (調停) 論理ユニット 4 7 に対してクエリィ (質問) を 50 ックアヘッドウォーターマーク (LAWM) を供給す

る。フレームの送信は、この技術によって促進させるこ とが可能である。何故ならば、それは通信プロセサ92 上の負荷を減少させる一方バス及びメモリ資源の利用を 増加させるからである。

【0099】 ルックアヘッドウォーターマーク信号は、 FIFOが表示された量の付加的なDMAバーストを受 付けることが可能であることを暗示する。DMAパース ト寸法はルックアヘッドウォーターマークが取り次いだ パーストと同一の寸法であることが必要とされるもので はない。ルックアヘッドウォーターマークは、従来の送 10 信「レベル感応性」ウォーターマークメカニズムとして よりも「容量インジケータ」として機能する。別の観点 においては、ルックアヘッドウォーターマークはスタン ダードの「ボトムアップ」ウォーターマークではなく 「トップダウン」容量インジケータである。

【0100】 ルックアヘッドウォーターマークは利点を 有しており且つデータの処理を助ける。それは、FIF Oアンダーフローエラーを減少させるか又は取除くこと を可能とする。それは直接メモリアクセスユニットの利 用を改善する。それは、又、フレーム転送を促進させ る。それは送信用の次のフレームの早期の検知を可能と する。それは高価なFIFOメモリの利用を改善し且つ ネットワークのフレーム間ギャップタイミング「遅延」 を減少させる。それは、又、フレーム当たりのサイク ル、即ちマイクロプロセサの作業負荷を減少させること を可能とし、日つ小型及び大型の両方のフレームに対し 効率を向上させることを可能とする。それはホストシス テムに対してトランスペアレント即ち透明であり目つC PUコンテックストスイッチング即ち文脈上のスイッチ ングを減少させる。

【0101】 ルックアヘッドウォーターマークは該装置 (ファームウエア/ハードウエアステートマシン) がそ れが付加的なデータのパースト (歴知の量の) をサポー トし、従ってフレーム当たり1個又はそれ以上のCPU コンテックストスイッチを除去、減少することが可能で あるかを決定するためにFIFOメモリ内を「見る」こ とを可能とする。2番目のDMAコマンドは、次のフレ 一ムパーストをデスティネーションFIFOへ移動させ るために殆ど付加的なオーバーヘッドなしにキュー化即 ち待ち行列化させることが可能である。

【0102】図22はルックアヘッドウォーターマーク と従来のFIFOフロー制御とを示している。この図は システム側とネットワーク側を示したFIFOメモリ構 造の基本的概念の抽象的な描写である。送信ウォーター マークは260において示されている。タイミングメカ ニズムは底部の水平線上に示されており目つデータバー ストXに対して点1において示されたデータバースト及 び点2及び3におけるルックアヘッドウォーターマーク データパーストYを有する時間を示している。ルックア ヘッドウォーターマーク時間線はファームウエアルック 50 は、それは偽(FALSE)である。ルックアヘッドウ

アヘッドウォーターマークチェックを示している。従来 例においては、FIFOは空(データ=0)であり、次 いで、インタラプトが発生され目つ次いで現在のデータ がXであるように1つのデータパーストがFIFOを充 **並する。ファートウエアルックアヘッドウォーターマー** クチェックの場合には、ファームウエアはFIFOへの データ転送のために DMAに対してコマンドを提出し且 つ2番目のデータパーストは数字2によって示されるよ うに発生し日つ現在のデータはX+Yとなる。次いで、 ファームウエアはルックアヘッドウォーターマークをチ ェックし且つ3番目のデータパーストは数字3によって 示されるように発生し、現在のデータはX+2Yとな る。

【0103】図23におけるフローチャートに示したよ うに、プロック300において開始するルックアヘッド ウォーターマークを有する本発明のネットワーク制御器 を使用してデータをベースとしたネットワークにおける データの流れを制御する本発明方法が示されている。ブ ロック300において、DMAバースト寸法が格納さ れ、目つルックアヘッドウォーターマークバースト寸法 も格納される。2つのパースト寸法は実質的に同一のも のとするか又は異なるものとすることが可能である。次 いで、該チャンネルがイネーブル即ち動作可能状態とさ れる。次いで、ウォーターマークインタラブトがブロッ ク302においてDMAに対して発生される。ブロック 304において、ファームウエアはDMAに対するデー タ転送コマンドを発行する。このコマンドの一部とし て、ファームウエアはそのタスクが完了すると、即ちR EOC=TRUEであると、コマンドの終りに対する要 求(REOC)を介してアクノレッジメント即ち受信確 認をDMAに対して要求する。プロック306におい て、DMAは拡張パスに対する調停を行い、次いで、送 信FIFOヘデータを転送する。それはEOCフラグを 介して、いつそれが終了するかを知らせる。

【0104】DMA転送が完了したか否か、即ちEOC = TRUEに対応するか否かを決定するための判別がブ ロック308において行われる。DMA転送が完了して いない場合には、ブロック306が繰返される。 DMA 転送が完了している場合には、FIFO制御論理はプロ ック310においてデータ容量を決定する。 図示した如 く、FIFO制御論理は、FIFO内に保持されている 現在のデータ値をFIFO内に保持することの可能な最 大値から減算することによってデータ容量を計算する。 その結果は、ルックアヘッドウォーターマークパースト 寸法によって制算されデータ容量が得られる。プロック 3 1 2 に示したように、データ容量が 1 より大きいか又 はそれと等しい場合には、ルックアヘッドウォーターマ 一ク値(例えばフラグ)は真(TRUE)である。ルッ クアヘッドウォーターマーク値が1未満である場合に

ォーターマークフラグがプロック314において真であ ると、付加的なコマンドがプロック316においてDM Aに対して発行され、目つDMAはブロック318にお いて送信FIFOヘデータを転送する。ルックアヘッド ウォーターマークが偽であると、そのルーチンは終了す

【0 1 0 5】図2 4 a 及び2 4 b は最初にインタラプト 取次フレーム送信(図24a)及びルックアヘッドウォ ーターマーク取次フレーム送信(図24h) を示してい る。これらのタイミングメカニズムはルックアヘッドウ 10 ォーターマークの利点を示しており且つクロックサイク ルによってルックアヘッドウォーターマークの効率を量 子化する場合の助けとなる。これらのチャートはインタ ラプトのずらされた遅延を示しており、例えばそれらが いつ発行され且つサービスされるか且ついつデータがF IFO内に書込まれるかを示している。このことはそれ が完全に使用されることを確保するためにビジーなマル チチャンネル装置において重要である。このことはスタ ンダードのインタラプトの待ち時間をルックアヘッドウ ォーターマークの効率と比較することを可能とする。 【0106】インタラプト取次フレーム送信(図24

- DMAがパケットインタラプト信号の開始(SO) P) を介してフレーム送信を開始する。
- 【0107】2. ファームウエア (FW) が送信チャン ネルをイネーブルさせ、コマンド(2個の32ビットワ ード) を構築し目つこのコマンドを実行するためにDM Aへ提出する。
- 【0108】3. DMAが該コマンドをデコードし、外 部バスに対する調停を行い、外部共用メモリから適宜の 30 データを読取り、これを適宜の送信FIFOメモリ内に 書込む。
- 【0 1 0 9】 4. DM A 転送が完了した後で日つ送信ウ オーターマークが超えられていない場合に、パケットの 継続(COP) インタラプトが発生される。
- 【0110】5、再度、ファームウエアはコマンドを構 築し目つそれを実行のためにDMAへ発行する。
- 【0111】6. ファームウエアが該COPインタラブ トをディスエーブルしておらず且つ該FIFO内のデー タがスタンダードのウォーターマークを超えていない提 40 合には、別のCOPを発生することが可能である。
- 【0 1 1 2】 7. 該フレームの終端バイトがF I F Oか らネットワークトヘクロック出力されると、「パケット の終り」(EOP) インタラプトが発生される。
- 【0113】8. ファームウエアは、別のフレームが送 信の準備がなされているか否か(即ち、チェーン化され ているか否か)をチェックする。
- 【0114】9. チェーン化されたフレームが存在する 場合には、DMAコマンドが構築され且つ発行される。

- が外部RAMからフェッチされ目つ送信FIFOメモリ 内に書込まれる。
- 【0116】11、書込パーストが終了し目つFIFO WMが超えられていない場合には、別のCOPが発行 される。
- 【0117】12. この2番目のフレームに対する2番 目のバーストを開始させるためにファームウエアは4番 日のコマンドを構築する。
- 【0.1.1.8】 1.3. ファームウエアがCPOインタラブ トをディスエーブルさせておらず且つFIFO内のデー タがスタンダードのウォーターマークを超えていない場 合には、別のCOPを発生することが可能である。
  - 【0119】14、該フレームの終端バイトがFIFO からネットワーク上にクロック出力されると、「パケッ トの終り」(EOP) インタラプトが発生される。
- 【0120】15. ファームウエアは、別のフレームが 送信の準備がなされているか否か(即ち、チェーン化さ れているか否か)をチェックし、且つそうでない場合に は、送信チャンネルをディスエーブルさせる。
- 【0121】LAWM取次フレーム送信(図24b) DMAはパケットインタラプト信号の開始(SO) P) を介してフレーム送信を開始させる。
  - 【0122】2. ファームウエア (FW) は送信チャン ネルをイネーブルさせ、コマンド(2個の32ビットワ ード)を構築し且つこのコマンドを実行のためにDMA へ提出する。
  - 【0 1 2 3】 3. DMAはそのコマンドをデコードし、 外部パスに対する調停を行い、外部共用メモリから適宜 のデータを読取り且つそれを適官の送信FIFOメモリ 内に書込む。LAWM信号が付加的なバーストに対して FIFO内に充分な容量が存在することを表わす場合に は、ファームウエアはDMAに対して実行するために2 番目のコマンドを提出する。
    - 【0124】4. 各DMA転送が完了した後で且つ送信 ウォーターマークが超えられていない場合には、パケッ トの継続(COP)インタラブトを発生することが可能 である。
- 【0125】5、該フレームの終端バイトがFIFOか らネットワーク上にクロック出力されると、「パケット の終り」(EOP) インタラプトを発生することが可能 である。
  - 【0126】6. ファームウエアは、別のフレームが送 信の準備がなされているか否か(即ち、チェーン化され ているか否か) をチェックする。
- 【0127】7、チェーン化されたフレームが存在する 場合には、DMAコマンドが構築され目つ発行される。 【0128】8. DMAはこの3番目のコマンドをデコ ードし、外部パスに対する調停を行い、外部共用メモリ から適宜のデータを読取り且つこれを適宜の送信FIF 【0.1.1.5】 1.0. 2番目のフレームの最初のパースト 50 Oメチリ内に書込む。LAWM信号が、FIFO内に付

加的なパーストに対する充分な容量が存在することを表 わす場合には、ファームウエアは実行のために DMAに 対して 4 番目のコマンドを提出する。

【0129】9. 各DMAを送め後に送信ウォーターマークが超えられていない場合には、パケットの継続(C OP) インタラブトを発生することが可能である。 【0130】10. 該フレームの終端パイトがFIFOからネットワーク上へクロック出力された場合に「パケットの終り」(EOP)インタラブトを発生することが可能である。

【0131】11. ファームウエアは別のフレームが送信の準備がされているか活か(即ち、チェーン化されているか活か(即ち、チェーン化されているか活か)をチェックし、日のそうでない場合には、送信チャンネルをディスエーブルさせる。

【0132】ルックアヘッドウォーターマーク取次フレーム送信か有益的なものであり且つ効率的であり且つ従来方法の場合に発生する待ち時間を解消していることが明らかである。

【0133】図25はパケット寸法に関連してインタラ プト発生に関するウォーターマークの効果を示したグラ 20 フを示している。このグラフはFIFOウォーターマー ク寸法の関数として発生されたインタラプトの数をプロ ットしている。このグラフから理解されるように、パケ ット寸法が増加すると、必要とされるインタラプトの数 も増加する傾向にある。ウォーターマーク値は発生され たインタラプトの総数に関し逆の効果を有している。し ばしばそうであるように、装置の件能をチューニングを する場合にウォーターマークのみの操作では不充分であ る。ネットワークパケット寸法の高い多様性及び共用シ ステム資源に対する競合のために、付加的なメカニズム 30 が望ましい。本発明のルックアヘッドウォーターマーク はこのようなメカニズムであり且つそうであるから図2 5における曲線を押し下げるものであることが容易に理 解される。

#### 【0134】 I I I . 早期輻輳通知

本発明は、又、例えば受信FFFO70のうちの1つである対応するボート受信器内の軸縁のアドバンスト(先回り)ホスト通知に対するインタラブト(ECN)である早期隔壁施工信号を使用する、エラーを発生したフレームの前に先に受信したフレームがFIFO内に未だに 40 格納されている場合があるので「アドバンスト」即ち先格的されている場合があるので「アドバンスト」即ち先とかり、日本の中国語を使用することが可能である。フレームの寸法及びFIFOの相対的な寸法に依存して、0からディスパッチ間で送途されることを存機している多数のフレームの範囲のものが存在する可能性がある。従って、早期輻輳値宜(ECN)の信号が最初に発生された時とエラーを発生したフレームが変更される時との間に著しく運延が発生する場合がある。従来は、ホスト44は、その処理回路が先行するフレームの処理を行い目こそれが54

ステータスワードを検査するまでこのタイプのエラーに 気が付くものではなかった。ホストプロセサ44はオー バーフロー問題に気が付くものではなかったので、その 処理動作は格正されることなしに継続して進行し、従っ 、多数の先行するフレームは継続してF1F0をオー バーフローし従って喪失されるものであった。勿論、こ のことはより高いレベルのソフトウエアがフレームを再 送することのより大きな要求を呼吸し、従って、ネット リークにおける帯域輸間選を形成していた。喪失フレー ム問題を行する単一のダウンストリーム即ち下流側のノ ドがそれらの送信ウインドウを再クロック動作させ ることが強制されるものに迅速部に展開され、その問題 を容録に悪化させるものであった。

【0135】本発明によれば、図26のフローチャート
に示されるように、受信FIFOメモリにおけるネット
ワーケデータ輻輳を制御する方法は、FIFOメモリ内
のフレームオーバーフローを支わす受信FIFOメモリ
内においてステータスエラーインジケータを発生するス
テップを有している(プロッタ340)。 県別福崎イン
タラブトはステータスエラーインジケータに応答してFIFOメモリから通信プロセサに対して発生される(プ
ロック342)。そのインタラブトは処理され自つ少な
くとも1個の早期輻輳通知ビットが直接メモリアクセス
ユニットのマスタインタラブトレジスタ(MIR)内に
セットされる(プロック344)。

【0136】次いで、直接メモリアクセスユニットからホストプロセサに対して早期開解インタラブトが発生されて、FIFのメモリ内においてフレームオーバーローが発生したことを表わす(プロック346)。ホストプロセサからFIFOメモリに対してフレームオーバーフレーを発生された、プロー人を廃棄するための命令が発生される(プロック348)。受信フレームのサービスは直接メモリアクセス(DMA)ユニットのバースト寸法のリード数を増加させるか、又はその他のアクティブなプロセスのタイムスライスを修正することのいずれか1つによって向上させることが可能である(プロック350)。

【0137】図27A-Gは本参明の早期帰機能広方法 のハイレベルのプロック図を示している。図27Aは受信F1Fのが空であり且つ読取 (RD) 及び弱込 (W R) ポインタがの、0において同一であることを示して いる。次いで、データが入り始め且つ読取ポインタはゼ 口にあり且つ書込ポインタは図27Bに示したように前 進する。パケットが受取られるに能い、ステータスがS tallによって表示される短いに書込まれる。2番目 のプレーム即ちパケットが関む (Data2) 且つオ ーパーフローをし始める(図27C及び27D)。オー パープロー条件が発生すると、エラーに対してアリットオー プロップがセットされ、従ってオーパープローピットが セットされる(図276)。この点において、早期輻輳 通知(ECN)が送り出される。書込ポインタはパケッ トの始めにリセットされ目つパケットの終りが発生する まで凍結され、その時に、低パケットのタイムエラース テータスフィールドへエンターする。 DMAによるステ ータス1の読取がそれをホストアドレスにおける受信ス テータスレジスタ内へコピーする。通信プロヤサがその ステータスを読取るまで、別のデータ転送のためのDM Aの要求が発生することはない。このことはオーバーフ ローステータスによってステータスレジスタの上書きを 10 防止する(図27E及び27F)。

【0138】次に、より特定的に図28-43を参照す ると、3つの入って来る異なるパケットの場合について 本発明方法及び装置について説明する。図28は受信F IFO72内においてデータが受信されていない場合の ネットワーク制御器及びホストシステムを示している。 図29において、データは、最初に、受信FIFO72 へ入り、且つ図30においてウォーターマーク258に 到達し日つパケットの始めインタラプトがインタラプト パス252を介して通信プロセサ92へ送られる。通信 20 プロセサ92はデータを転送するためにDMA85に対 してコマンドを発行する(図31)。同時に、データは 矢印で示されるように継続して受信FIFO72ヘエン ターする。

【0139】 図32に示したように、DMAはシステム パス42の所有についてパスアービトレイション(調 停) 論理ユニット47と共にネゴシエーションを行い、 一方データは継続して受信F 1 F O メモリ7 2 内へ転送 される。図33において、DMA85は受信FIFO7 2からのデータを共用システムメモリ46へ転送する。 図34に示したように、2番目のパケット即ちフレーム が受信FIFOメモリ72へ入る。図35, 36, 37 は、システムパス42に対するアクセスが拒否されたと いう点を除いて、図30,31,32と同様である。こ の時に、3番目のパケット(黒塗り陰影)が2番目のパ ケット(対角線除影)と共にエンターする(図38)。 図39において、入って来るフレームが受信FIFOメ モリ72をオーパーフローし且つ早期輻輳通知(EC N) ビットがセットされた後に(図27G)内部インタ ラプトが通信プロセサ92へ送られる。図41におい て、通信プロセサ92はDMA85の適宜のレジスタブ ロック内のポートに対するECNビットをセットする。 図42において、DMA85はシステムパス42に沿っ てホストプロセサ44に対し早期輻輳インタラプトの信 号を送り目つDMA 8 5は受信FIFO 7 2からのデー タを図43に示したように共用システムメモリ46へ転 送する。3番目のフレームは失われる。然しながら、上 のレベルのソフトウエアはそのフレームを送信すること が可能である。

【0140】IV. フェンスポスト (Fence Po 50 【0143】「フェンスポスト」型チェーン内の最初及

st)

再度図3. 4. 5. 7を参照して、記述子リング202 及び記述子206の説明に関して更に詳細に検討する。 図44のグラフに加えて、本発明方法及び装置はホスト 4 4 とネットワーク制御器 4 0 との間でフレームに調整 されたデータの転送を制御することが明らかである。本 発明によれば、バスの利用を向上させ且つ最初の記述子 及び最後の記述子及び中間の記述子の所有を所望のホス ト又は制御器へ許可するために、記述子「チェーン」内 における最初及び最後の記述子206のみがアップデー トされる。

【0141】前述したように、ホスト44は受信された か又は送信されたフレームよりも寸法がより小さなフレ ームデータバッファ204を使用すべく選択することが 可能であり、従って、単一のフレームデータバッファは 複数個のフレームデータバッファ204をスパンする、 即ちそれらのパッファにわたることが可能である。この ことはフレームをネットワーク制御器40によって切断 するか又は組立てることを可能とする。当然、上述した ように、複数個のフレームデータバッファ204は関連 する記述子206を一緒に「チェーン化」することによ ってフレームを構成する断片及びそのチェーンの最後の 記述子内にフレームの終りのフラグがセットされている 記述子リング202内の連続するエントリを保持するこ とが可能である。所有されているがそのフレームの終り フラグがセットされていない記述子エントリ206の夫 々のフレームデータバッファはフレームの一部であり全 体的なフレームではないと考えられる。制御器40は、 それが各相次ぐフレームデータパッファ204を充填す る場合に1つづつ記述子206を一緒にチェーン化する ことが可能である。フレームの終りが最終的に受取られ 且つ外部共用メモリ46へ転送されると、そのフレーム の終りフラグが記述子チェーンの最後の記述子において セットされる(図4)。

【0142】 送信期間中に、制御器40は単一のフレー ム及び当然に「チェーン化」された記述子206によっ てポイントされる「チェーン化」されたフレームデータ パッファ204の内容を逐次的に構築することが可能で ある。フレームの送信は、その記述子206がフレーム の終りフラグをセットしているフレームデータバッファ 204に遭遇する場合にのみ終了する。このバス利用に おける著しい改良は、本発明によって発生され、その場 合に、各スパンされている記述子206を逐次的にアッ プデートする従来技術の代わりに、例えば、ネットワー クが受信したフレームに対する記述子内の所有ビットを アップデートすることによって、最初の記述子と最後の 記述子のみを変更させる。これらのアップデートされた 最初の記述子及び最後の記述子はチェーンの「フェンス ポスト | 即ち垣根の支柱を形成する。

び最後の記述下の全てのフラグ及びフィールドは、完全 に送信されるか又は受信されるとフレームに関する正確 な情報を提供するために、アップデートされる。例え ほ、受信フレームの場合には、該チェーン内の最初の記 並子のメッセージ寸法フィールド218が、単にバッフ ァ寸法に等しい関連するパッファのパイトカウントでは なく、全体的なフレームのパイトカウントでアップデートされる。

【0144】上述したように、図4はチップ初期化セク ション200a及び統計イメージ200b-eを具備す 10 る4個のポートを具備する管理プロック200を示して いる。記述子リング202は、アドレスを使用してフレ ームデータパッファに対してポイントする種々の記述子 206と共に示されている。フレームデータパッファは 右側に示してある。図5は2ワードエントリとしての記 述子26と、所有ピット(OB)212及びパケットの 終り(EOP) 214を有するフレームデータパッファ 204を示している。パッファ寸法216及びメッセー ジ寸法218は1つのワード208内に収容されてお り、目つパッファアドレス219は他のワード210内 20 に収容されている。図44におけるグラフは、上述した 如く最初の記述子及び最後の記述子のみを使用すること が平坦なラインを形成しパスに沿ってのトラフィックを 減少させることを詳細に示している。

【0145】図3は、更に、どのようにして管理プロック200が例えば幾何学的形状等のパッファ情報206a及びパッファアドレス206bを具備する記述子206を持った異なる送信リング202に対して直接的にポイントしているポインタ200d(図7)を有しているかを示している。

## 【0146】 V. 記述子リングの形成

本発明は、ネットワーク装置が、例えば記述モリング等
のデータ及びパッファ構造を形成する役目を担っている
ので有益的である。ネットワーク装置 4 0 は分部
は 4 6 において送信及び、/又は受信記述テリング 2 0 2 (図 3) を検察する。本学明においては、全二重チャ
よネルに対するサポートが提供されている。送信又は受信記述デリング 2 0 2 のいずれかにおける記述子の数を
支配するパラメータ及びそれらの夫々のフレームデータ
パッファナ法はパラメータブロック (又は管理プロック) を介して通信される。

【0147】 この管理プロック200はホスト制御下に おける適信プリミティブを介して初期化(図45)にお いてホストシステム43とネットワーク装置40との間 で交換される。管理プロック200はメモリ46の多数 の可変フィールド内に格納される(即ちマッピングされ る)。上述したように、送信記近子リング寸弦又は受信 記述子リング寸法に対するフィールド値が呼ゼロである 場合には、構築を開始することが可能である。そうでは なく、フィールドがゼロである場合には、ネットワーク 50

装置40は関連する記述子リング202を構築すること はない。ネットワーク装置40は、ホスト40が共用メ モリ46内に既にデータ及びメモリ構造を構築したもの と期待する。記述子リング202の幾何学的形状即ち長 さ及び関連するフレームデータバッファク 0.4の寸注は 異なり且つ記述子リング202は、しばしば、50個か ら500個の記述子の長さが変化し、一方フレームデー タパッファ204は約256個のパイトから最大で約 2. 000又は5. 000個のパイトに変化する。フレ ームデータパッファ寸法は、インターフェースネットワ ークの最大のサポートされているフレーム寸法に基づい て選択される。ボート50-56毎に割当てられている 全体的なメモリは2メガパイト範囲内である。フレーム データバッファ寸法は記述子リング202を実際に構築 するために必要な時間に比較的殆ど影響を有するもので はない。然しながら、記述子リング寸法は構築時間に対 する制限的要因である。ブロックモード構築最適化技術 を使用して構築時間を減少させる。記述子206は2つ のプロック内でオンチップで構築し日つ直接メモリアク セスユニット85を介して外部メモリ46へ転送するこ とが可能である。

【0148】このプロッグで試出を更可能であり且つ将 来ブロックのパラメータ内に容易に包含させることが可 能である。本容明の方法及びネットワーク支頭は種々の 利点を有しており、例えばポストソフトウエアの開発に 対して必要な時間が減少されており且つホストコードの 守法が減少されている。テストを促進させ且つより高速 のネットワーク装置初解化とすることが可能である。 ス、本等時はブリケーション設計エンジニアに対する 30 システムの実現を促進させる。

(0149) 本発明によれば、共用メモリ46内のメモリのプロックがホストシステム43によって割当てられ、それは上述したような記述デリングパラメータ20 しを有する管理プロック200をマッピングさせる(図7)。これらのパラメータは、共用メモリ内において形成されるべき記述デリング202及行記がよ20次間では、20次日では、2

【0150】図45に示したように、管理プロック20 0はチャート上の点のにおいてセットアップされたベー スポインタを付している。ホストシステム43はネット ワーク装置に対して初期化用のプリミティブ(点1にお ける1N1T)を発行する。同時に、ホスト44は管理 の内に書込む。ネットワーク装置40は円用メモリ(点 2)から管理プロックを「フェッチ」即ち読取り、次い (管理プロックが受取られたことのアクノッジメント (ACK)をホストへ送る。この管理プロックが処理さ 4I

れ、一方ホストシステムはアクノレッジメントを受取った後に付加的なハウスキーピング(点3)を行うことが 可能である。

【0151】管理プロック200が初期されるに従いネットワーク装置40は共用メモリ内に形成されるべきフレームデータパッファに対してポイントするデータのプロックとして対応する話所子を構築する。

[0152] 図46は、どのようにして記述子がネットワーク装置によって形成することが可能であるかを示したフローチャートを詳細に示している。プロック400 10 において、ホストはベースに述于リング及び関連するパッファに対してボインタを明約する。前述したように、送信リングが法又は受信リングが法フィールドに対するフィールドがが見でするる場合には、構築がすぐさま開始される。そうでなく。これらのフィールドが見口である場合には、ネットワーク装置は関連する記述子リングを概要することはなく、ホストが共用メモリ内に既にそのような情報を構築したものと解析する。

【0 1 5 3】管理プロックはネットワーク装置によって 認取られ(プロック4 0 2)且つ記述子へッダーワード 20 が構築され(プロック4 0 6)且つ記述子アドレスウー ドが構築され(プロック4 0 6)且つ記述子アドレスが アップデートされる(プロック4 0 8)。パッファポイ ントアドレスもアップデートされ(プロック4 1 0)且 つ、記述子グロックがネットワーク装置によって共用シ ステムメモリの一部であるホストRAMに対して読み出 される(プロック4 1 2 )。

【0154】次いで、ホストは、それが完了しているか 否かを判別するためにテストされ(ブロック414)、 且つ、完了していない場合には、記述アドレスが再度ア 30 ップデートされる。その処理が完了していると、EOR ビットが終端記述子に対してセットされ(プロック41 6) 且つ終端記述子はホスト (RAN) へ書き出される (プロック418)。次いで、このプロセスは終了する (プロック420)。例えば隣接した記述子の使用、及 びイベントカウント等の多数の仮定が存在している。典 型的に、パッファは隣接したもの即ち連続的なものであ り且つ一様な寸法のものである。バッファポインタが提 供されない場合には、ファームウエア 102は記述子リ ングの計算された終端から2ワードオフセットされてい 40 るパッファを開始させる。管理ブロック記述子パラメー タ16進数ワードが「0X0000000」である場 合には、関連する記述子リング202が構築されること はない。管理プロック転送は、その他のコンフィギュレ ーション(形態特定)プリミティブの前に必要とされ る。何故ならば、そのブロックはその設定を上書きする からである。全ての記述子リング寸法は偶数値でなけれ ばならず日つフレームデータパッファ寸法は0又は1と することが可能であり又は記述子リング202は構築さ

に強制的にアライメント即ち整合が与えられる。構築することの可能を最も小さな記述子リングは寸法において3個の記述子であり、且つDMA転送当たり1個のプロックでブロック当たり2個の記述子である。

【0155】図47-50は使用することの可能な種々のフィールド及びビット値のみならず送信及び受信メッセージ記述子の更なる詳細を示した表を例示している。

【0156】本発明に関連する技術的事項は、本額と同日付をもって出稿される本類出額人が出額人である以下の発明の名称を有する特許出額に記載されており、これらの名出稿の開示内容も引用により本額明細書に取込むこととする。

【0157】1. 「フレームアドレス通知を使用してネットワークをベースとしたデータのルーチング方法及びシステム」(整理番号 ST631)

 「FIFOメモリ内への付加的なデータパースト用 のルックアヘッドウォーターマーク」(整理番号 ST 6.3.2)

3. 「ネットワークデータ輻輳を制御する方法及び装置」(整理番号 ST633)

 「共用メモリ内にバッファ構造を形成する方法及び ネットワーク装置」(整理番号 ST635)

以上、本発明の具体的実施の機嫌について詳細に説明したが、本発明は、これら具体例にのみ期限されるべきも のではなく、本発明の技術的範囲を逸説することなしに 種々の変形が可能であることは知識である。

#### 【図面の簡単な説明】

【図1】 32ピットシステムパスへ接続する本祭町の ネットワーク制御器として示してあり且つホストシステ レマイクロプロセサと、パスアービトレイション(調 停) 論理ユニットと、共用メモリサブシステムとを示し ている4個のネットワーク装置のハイレベルブロック 図。

【図2】 本発明のネットワーク事簡階を示しており且 つ4個のボートと、通信プロセサと、システムパスイン ターフェース制御ユニットとを示しているハイレベルの プロック図。

【図3】 本芽的の装置及びネットワーク事御器によって使用されるパッファ管理及びシステムメモリを示して おり且つ種々の記述チリングを示しているハイレベルの ブロック図

【図4】 管理プロックと、記述子リングと、フレーム データパッファとを示したデータ構造及びシステムメモ リのハイレベルのプロック図。

【図5】 記述子及びパッファのハイレベルのプロック図。

【図6】 本発明のネットワーク制御器のタイマ動作の ハイレベルのブロック図。

することが可能であり又は記述子リング202は構築さ 【図7】 本発明において使用されているシステムメモれない。全てのパッファボインタはリング寸法に拘らず 50 リ及び管理プロックの詳細を示した機略図。

【図8】 本発明のシステムメモリ及び統計イメージ及び管理ブロックのプロック図及びチャートを示した概略

【図8A】 本発明において使用されている直接メモリ アクセスコニットのプリミティブコマンドレジスタに対 する種々のピット値及び記述を示した表。

【図8B】 本発明において使用されている直接メモリ アックセスユニットのマスタインタラプトレジスタに対 する種々のピット値及び活躍を示した表。

【図9】 レイヤ構造の1例としての種々のヘッダの階 10 層的コンフィギュレーション即ち形態を示したプロック 図.

【図10】 802. 3データリンクレイヤヘッダを示したプロック図。

【図11】 インターネット I Pヘッダを示したブロッ ク図。

【図12】 TCPヘッダを示したブロック図。

【図13】 ネットワーク制御駅及び外部ホストプロセサ、パスアービトレイション治理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ 20本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を評細に示したハイレベルのプロック図。

[図14] ネットワーク制御器及び外部ホストプロセ サ、パスアービトレイション論理ユニット及び共用シス テムメモリの基本的なコンボーネントを示しており且つ 本発明のフレームアドレス通知に対するシーケンスにお けるあるステップにおける状態を詳細に示したハイレベ ルのプロック程

【図15】 ネットワーク制御照及び外部ホストプロセ 30 サ、パスアービトレイション論理ユニット及び共用シス テムメモリの基本的なコンポーネントを示しており且つ 本発明のフレームアドレス通知に対するシーケンスにお けるあるステップにおける状態を詳細に示したハイレベ ルのプロックと

[図16] ネットワーク静郷駅及び外部ホストプロセサ、パスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベ 40 ルのプロック型

【図17】 ネットワーク制御器及び外部ホストプロセ サ、パスアービトレイション論理ユニット及び共用シス テムメモリの基本的なコンボーネントを示しており且つ 本発明のフレームアドレス通知に対するシーケンスにお けるあるステップにおける状態を詳細に示したハイレベ ルのプロック図

【図18】 ネットワーク制御器及び外部ホストプロセ 有する3つの異な サ、パスアービトレイション論理ユニット及び共用シス 合のプロセスの1 テムメモリの基本的なコンポーネントを示しており且つ 50 ベルブロック図。

本発明のフレームアドレス通知に対するシーケンスにお けるあるステップにおける状態を詳細に示したハイレベ ルのプロック図。

[図19] ネットワーク制御器及び外部ホストプロセ サ、バスアービトレイション論型エニット及び共身ンテ テムメモリの基本的なコンポーネントを示しており且つ 本発明のフレームアドレス通知に対するシーケンスにお けるあるステップにおける状態を評細に示したハイレベ ルのプロック図。

[図20] ネットワーク制御器及び外部ホストプロセ サ、パスアービトレイション治明ユニット及び共用シス テムメモリの基本物なコンポーネントを示しており且つ 本労削のフレームアドレス通知に対するシーケンスにお りるあるステップにおける状態を評細に示したハイレベ ルのプロック回。

【図21】 本発明のフレームアドレス通知の送信イン タラプトイベントタイムラインを一般的に示したタイミ ング線図。

【図22】 本発用のルックアヘッドウォーターマーク を使用した流れ制御とクラシックな先入先出流れ制御と の比較を示したプロック図。

【図23】 本発明のルックアヘッドウォーターマーク を使用したプロセスを示したフローチャート。

【図24A】 インタラプト取次型フレーム送信を示したタイミング線図。

【図24B】 ルックアヘッドウォーターマーク取次型 フレーム送信を示したタイミング線図。

【図25】 ウォーターマーク値がどのようにして発生 されたインタラプトの総数に対して逆の効果を有してい るかを示したグラフ図。

【図26】 本発明の早期輻輳通知信号を使用する基本 的なプロセスを示したフローチャート。

【図27】 (A) 乃至(G) はどのようにして先入先 出メモリが受信FIFのメモリ内への2番目のパケット 上でオーパーフローするか及び種々の読取及び書込ステ ータスポインタを示したハイレベルプロック図。

【図28】 本発明のネットソーク創陶器の外部ホスト プロセサ、バスアービトレイション論理ユニット、大型 メモリ、基本コンボーネントを示しており且つ早期輻輳 適知信号が3番目のパケットに関するオーバープローを 有する3つの段なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図29】 本発射のネットワーク制度器の外部に入り プロセサ、バスアービトレイション論理ユニット、大井 メモリ、基本コンポーネントを示しており且つ早期輻輳 通知信号が3番目のパケットに関するオーパーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図30】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており目つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図31】 本発明のネットワーク制御駅の外部ホスト プロヤサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており且つ早期輻輳 10 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図32】 本発明のネットワーク制御器の外部ホスト プロセサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンボーネントを示しており且つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ 20 ベルブロック図。

【図33】 本発明のネットワーク制御器の外部ホスト プロセサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており日つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図34】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 30 メモリ、基本コンポーネントを示しており且つ早期幅輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルプロック図。

【図35】 本発明のネットワーク制御器の外部ホスト プロセサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており且つ早期福齢 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 40 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図36】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており目つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

プロセサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており目つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図38】 本発明のネットワーク制御器の外部ホスト プロセサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており且つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図39】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており且つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図40】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており且つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図41】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており且つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図42】 本発明のネットワーク制御器の外部ホスト プロセサ、バスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており目つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図43】 本発明のネットワーク制御器の外部ホスト プロセサ、パスアービトレイション論理ユニット、共用 メモリ、基本コンポーネントを示しており目つ早期輻輳 通知信号が3番目のパケットに関するオーバーフローを 有する3つの異なる入力パケットに対して使用される場 合のプロセスの1つの段階における状態を示したハイレ ベルブロック図。

【図44】 最初の記述子と最後の記述子のみがアップ 【図37】 本発明のネットワーク制御器の外部ホスト 50 デートされる場合の通常の記述子及び「フェンスポス

ト」を使用したホストパスの推測されるトラフィック構 成を詳細に示したグラフ図。

【図45】 ホストシステムと本発明のネットワーク装 置、例えばネットワーク制御器との間でのプリミティブ (基本命令) の信号処理を示したチャート。

【図46】 ネットワーク装置内での記述子を構築する プロヤスを示したフローチャート。

【図47】 受信及び送信メッセージ記述子の種々のフ

ィールドを示したテーブル。

ィールドを示したテーブル。 【図49】 受信及び送信メッセージ記述子の種々のフ

ィールドを示したテーブル。

【図50】 受信及び送信メッセージ記述子の種々のフ ィールドを示したテーブル。

【符号の説明】

40 ネットワーク制御器

42 システムパス

43 ホストバス

44 ホストマイクロプロセサ

46 共用メモリサブシステム

50, 52, 54, 56 ポート

58 全二重プロトコル線


[13] 1 ]

- 60 送信データハンドラ
  - 62 ライントランシーバ
- 64 受信データハンドラ
- 66.68 FIFO論理回路
- 70 送信FIFO
- 72 受信FIFO
- 7.4 制御同路
- 78 管理バス 80 インターフェース制御ユニット(SBI)
- 【図48】 受信及び送信メッセージ記述子の種々のフ 10 82 共用バスインターフェース回路
  - 84 バススレープ制御器 85 直接メモリアクセスユニット
  - 86 コンフィギュレーションデータ転送エンジン


  - 88 管理データ転送エンジン
  - 90 フレームデータ転送エンジン 92 通信プロセサ(CPC)
  - 94 CPU
  - 96 ALU
  - 98 タイマ
  - 20 100 RAM
    - 102 ファームウエアROM
    - 104 インタラプトハンドラ

28/47 479354

[M13]




[図2]



【図11】

インターネットIPヘッダ(20パイト)


VER/~ッグ	サービスのタイプ	16ピット全長(パイト単位)
16	ピットID	3ピットフラッグ/13ピット断片オフセット
TTL	8ビットプロトコル	16ピットヘッグチェックサム
	32ピット発信元IPア	ドレス
	32ピットデスティネーション	/IPアドレス
	(オプションーある場合	*)




【図12】


TCPヘッダ (20パイト)

16ピット発信元ポート	16ピットデスティネーションボート
32ピットシーク	アンス番号
32ピットアクノレ	ッジメント番号
URG/ACK/PSH/RST/SYN/FIN	16ピットウインドウ寸法
16ピットTCPチェックサム	16ピットアージェントポインタ






[図5]




[図9]



【図7】

	相対 アドレス	ለሳኑs	バイト2	<i>/</i> ረ/ኑ1	MЮ	
	PAB+0	*ボード	Tx リングト:	プ記述子ポイ	19	
	PAB+4	xR─[·]	Tx リングトゥ	プ記述子ポイ	19	
	PAB+8	ポート	Tx リングトゥ	プ記述子ポイ	19	
	PAB+12	オペートを	Tx リングトゥ	プ記述子ポイ	19	200D
	PAB+16	ボートロ	Rx リングトゥ	プ記述子ポイ	139	2000
	PAB+20	ポート	Rx リングトゥ	プ記述子ポイ	19	
	PAB+24	ポート2	Rx リングトゥ	プ記述子ポイ	139	
	PAB+28	**	Rx リングトゥ	プ記述子ポイ	19	U .
200A	PAB+32	プレスケー 再ロードを		統計タイマ 再ロード値	タイマ イネーブル	n
	PAB+36	ポートSTx ポールタイマ 再ロード値	ポート2Tx ポールタイマ 再ロード値	ポート1Tx ポールタイマ 再ロード値	ボートOTx ボールタイマ 再ロード値	200E
	PAB+40	ポート3Tx バースト寸法	ポート2Tx パースト寸法	ポート1Tx パースト寸法	ポートOTx バースト寸法	200F
	PAB+44	ポート3Rx パースト寸法	ポート2Rx パースト寸法	ポート1Rx パースト寸法	ポードORx パースト寸法	2001
	PAB+48	予約済み	予約済み	UCLK期間、 (ナノ砂)	統計パースト寸法	
	PAB+52	ポート	N1	zt- -	O NI	200G
(	PAB+56	#₹─ <b>-</b> }£	N1	ポート	2 N1 -	
	PAB+60	ポート#0/	ッファ寸法	Txリング寸法	Rxリング寸法	2001
200B	PAB+64	ポート#1/	ッファ寸法	Txリング寸法	Rxリング寸法	
2009	PAB+68	ポート#2/	ペッファ寸法	Txリング寸法	Rxリング寸法	200
(	PAB+72	ポート#3/	マファ寸法	Txリング寸法	Rxリング寸法	
7	PAB+76		予約	済み		
- 1	PAB+80		予約	済み		1
- 1	PAB+84		予約	済み		i
	PAB+88		予新	済み		
	PAB+92		予新	済み		
2000	PAB+96		子	り済み		
	PAB+100		7-8	有済み		
	PAB+104		予約	り済み		
	PAB+108					
	PAB+112			済み		
	PAB+116			済み		
Į.	PAB+120	ļ		有済み		1
(	PAB+124		- 79	的済み		J

[図25]



## [図8]

ポート0 相対アドレス	<i>/</i> ሩ/ኑ8	パイト2	K/h1	<b>ኦ/١٠</b> 0	ポート
PAB+128		不良フレ	一ム受信	•	i i
PAB+132		アポートした	フレーム		1
PAB+136		N1を超えて受信	したフレーム		ポート#0
PAB+140		7			
PAB+144		于約8	¥ <i>3</i> -		1
PAB+148		不良フレー	-公受信		
PAB+152		アポートした	フレーム		1
PAB+156		N1を超えて受信	首したフレーム		ポ <b>∽</b> ト#1
PAB+160		予約	斉み		1
PAB+164		予約	済み		7
PAB+168		不良フレ	一ム受信		
PAB+172		アポートし	たフレーム		1
PAB+176		NIを超えて受	信したフレーム		ポート#2
PAB+180		子於	済み		
PAB+184		予約	済み		
PAB+188		不良フレ	一人受信		
PAB+192		アポートし	たフレーム		
PAB+196		N1を超えてき	を信したフレーム		ポート#3
PAB+200					
PAB+204		74	的済み		3

# [図8A]

## [0x28]PCRープリミティブコマンドンジスタ

DMA	31	30	2	2	8 27	1	16	25	24	23	22	21	20	) 15	11	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1 0
ピット名称	PPA	Г	PF	R	IM	6	:0	)		Г	F	P/	٩R	M	7:	0]	_	¥	1	HF	RI	м	[6:	0]		Г	HF	Α	RN	[7	:0	
リセット値	0	0	0	(	0	Ī	3	0	0	0	0	0	0	0	0	O	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 1
ホスト アクセス	MER-297						ļ	)-	·ř	<i>d</i> :	<b>/</b> J		_				_	おふーセット				_		謎	政	/1	FiZ					
CPC アクセス	海スーセット		<b>読取</b> /審込											WE-397						ŋ	-1	**	ッ	,								

ピット#	フィールド	名称	記述
31	PPA	プロペイダ プリミティブ 使用可能	(1=使用可能:0=プリミティブ無し)ファームウエアによりPCR レジスタが書込ま式る場合に装置によって設定。このビットの設定 だMIRのPINTビットも自動的に設定させる。このビットにホストが このレジスタを設取る場合にDMAによってクリアされる。
30:24	PPRIM	プロバイダ プリミティブ コマンド	(パピット二連値)このフィールドは外へ行く(ファームウエアから ホストヘ)プリミティブコマンドである。その意味は厳格にファーム ウエアによって決定される。
2 3:16	PPARM	プロバイリ プリミティブ バラメータ	(8ビット二進値)これはプロパイダブリミティブコマンドに対応する ファームウエアが定義したパラメータフィールドである。
15	HPA	ホスト プリミティブ 使用可能	(1-使用可能:0ーブリミアィブ無し)ホストによりPCRレジスタが書 込まれる場合に装置により設定される。このピットの設定はイネーブ ルされた場合にCPCインタラブトとなる場合がある。このピットはファ ームウェアがこのレジスタを誘取る場合にDMAによりクリアされる。
14:8	HPRIM	ポスト プリミティブ コマンド	(7ビット二連値)このフィールドは入ってくる(ホストからファーム ウエア〜)ブリミティブコマンドである。その意味は厳格にファーム ウエアによって快定される。
7:0	HPARM	ホスト プリミティブ パラメータ	(8ピット二遊館)これはホストプリミティブコマンドに対応する ファームウエアが定義したパラメータフィールギである。

【図8B】


[0x2A]MIRーマスタインタラブトレジスタ

DMA	1	31	30	29	26	27	26	25	24	23	22	21	28	19	18	17	16	15	14	13	12	11	10	9	8	7	é	5	4	3	2	1	0				
ピット名	称	PINT	SPURINT	SDRUTTO BCN3 FAN3 SHL3 TENT3 RINTS						LSOTIAL	SURIFIZ	ECN2	FANS	SHL2	TINI	RINTZ	SERR	HPLOST	SDRIFT1	ECN1	PANI	SHL1	TINII	RINTI	WERR	SPARE	SDRIFTO	ECNO	FANO	SHEO	OTACL	RINTO					
リセット	傶	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
ホストアク	/tx											黢	取	-	グリ	ア(	ŧ	Δź	ijL.	ì				_	_	_											
CPC アクセ	○ 読取-0/ 書込-1														-j			1	e e		教			_		0-95%	L	許	败-	-0/ -1							
ピット#	フィールド 名称										記述 (1 = 4本(本の - 4本(本語 )ファットローア株で開発されていい。)ロッジエタ																										
31	F	IN	T			ツン				(1=イベント:0=イベント級L)ファームウェアボブリンド・ブフェンド・ジスタ (上半分)州に新たなプロバイグブリンティブを書込む場合に実置によって設定																											
23	М	E	R				モラ			T.	(1=イベント:0=イベント間し)システムモードレジスタ(SMR)において定義され 且っ確立かれるようにKTIMEンディタイムアファが発生した場合に装置によって仮定															E											
15	S	ER	R	1		シェ				Ş	(1ーイペント:ローイペント側に)システムモードレジスク(SMR)において変数され見 建立されるこうにSTIMEシステムタイムアウトが発生した場合に装置によって設定														il.	9											
7	w	EF	R		ı	シー	->	12		1	(1=イベント:0=イベント部に)ホストによってアクセス不可能なレジスタ位置への 書込をオストが終みた場合に襲撃によって数定。このピットはロックレジスタの キーフィールドを介してロストアクセスがアンロックされる場合に設立されることはない。																										
30	SP	UF	an.	T		状ン				;	(1=イベント:0=イベント無い)無効な内前CPCインクラブトの受響を表すCPC ファームウェブによって設定。これな製造ハードウェア欠陥であり着生してはならな												J.	N.													
22	PF	L	os	Ŧ	ブナ	が	7	7	爽	4 3	(1=イベント:0=イベント我し)ホストによって未だ被取られていない なプロン・(ダブリミティブをファームのエアが上書きする場合に転費 条件はプラミティブニマンキンジスタ(PCR)のPPAピットのテストによ										de Tic Lit	ものの上に新た こよって設定。この 別様知される。															
14	н	L	os			かだ		7	爽		L E R T	イ新は	シャが	ト;( か) (テ)	シンプ	14	がが	れたい	アわみ	(P	AŽ	まり	16 10/	を	(* )/d	付款が	はいい	it is	では	空間	n	02 5.	,				
6	SI	A	RE							Ι																											
29,21 13,5	SI	DR	ΙF	г		9>		M	1	-	il- den den	de FC	少は内で		対用に	べればみ	がはなる	礼台博士	OGI OGI OGI OGI OGI OGI OGI OGI OGI OGI	ic i	31	-4-	かい	の (ア) 人	作上	が明って	計画さ	3	和	失調	動	る場合の分割					
28,20 12,4	В	c	V		-	(- E#	iii	知		4	받	ð	野		g	C	N	一人	クエ	3	į.	17	記載	· I	製料と対象	L'A	PV H	使化	用品	推り	经	P.	ď,				
27,19,11,3	1	A	N		1	アレイド	フレス	3.5	p																7 F												
26,18 10,2	:	SH	L		77	(- )	ŀı	統		T	177	1	14	1:0		( May	水火	見のた	91 61 61	かりない	Ball HIA	197	) †	61	の( (計 エア	10 01	10	以此是	がったと	ť	発力	777 #88	7				
25,17 9,1		ΓIN	čΤ			K-				Ŀ	1=	4	Ų	1.0		N.	小!	nt i	11-	2	40	71	/	λσ	退( ラブ	PAS.	4	1.1		٩ŀ	- 185	# I -					
24,16 8,0	В	ĽΝ	т		* 1	ドーイン	・hr タ:	S	信		100	イドレデ	シばれる	が対策は	はたっと、	代金を	小にはフ	見ばかっ	外	で う に (S は り に り に り に り に り に り に り に り に り に り	心定の	こことがは	Maria Maria	るポンプリング	スト つRI 発力	SUN BUT BUT	テンステンな	(2)	対性の対	パー信	117	Miss of	,				


【図10】 802. 3データリンクレイヤヘッダ(18パイト)




[図14]




【図15】




【図16】




【図17】





[図18]




[図19]









[図23]




【図30】




【図31】





[図24A]




【図24B】












【図27】






[図28]







【図34】




【図35】


[図36] [図37]






[図38]







【図40】




[図41]




[図42]







[図44]



[図45]







#### 【図47】

## メッセージ配達子0を受信 RMDO | 3||30|29|27|26|25|24|23|23|21|20|9|18|17|16|15|14|13|11|11|10|9|8|7|6|5|4|3|2|1|0|

ピット名	WN BOR	BSIZE	[12:2] E MSIZE[12:0]
ピット#	フィールド	名称	<b>第</b> 分差
31	OWN	記述子 所有権	(1=装置、0=米スト)受信メナモーツ記述子及びその関連する データバッファの所有を確立、所有にかけ込業性よれよの関ハ メヤシェークとして使用。所有が放棄されると、それに関連するペッ ファが家更されるべき場合に受信メッセージ記述チ又は内容のど の能分も扱い。
30	EOR	リング の終り	(1ーリングの終り:0ーリングの終りではない)配達子リング内の最後 の受傷シウセージ配達子を示す。この配達子を使用した後に装置を リングの一番に入りケーンできる。即ち、装置により使用される水の 記述子がリング内の最初のエントリングな
29	ENP	フレーム の終り	(1ーフレームの終り;0=チェーン)関連する受信パッファが受信したフレームの終わを有することを表す。ゼロのENPは受信フレームが20関係より解除する記述子にスペンする場合のパッファの「チェーン化」と意味する。
28:18	BSIZE	パップナ 寸法	(IIIで、外科会制、整新)関連するを用す。・カ・ハファに扱いて規則 可能のよう場合等。 はる、技术への 18 EUED アール・バイリア・リウト 12 方点をして実施するで、40 でパーファはかくイトリア・リウト としたグランドでことに登集。 18 UED アール・ドルコア・リウト まさせるためにしまらかの一ドに定用されている。 40 での 28 UED アール・ インテアドルコア・国際の場合では、18 UED アール・レンテアの労働が下ルス (IRA DRI)にしてて実施される。 発行アール・アルファには定めいイドアル・アルファには定めいイドアル・アルファには定めいイドアル・アルファには定めいイドアル・アルマルでは一般では、18 UED アール・アルファには定めいイドアル・アルマルでは一般では、18 UED アール・アルファには定める。 18 UED アール・アルファには定める。 18 UED アール・アルファには定める 18 UED アール・アルファには定める。 18 UED アール・アルファには定める 18 UED アール・アルファにはない。 18 UED アール・アルファにはないます。 18 UED アール・アルト・アル・アル・アル・アル・アル・アル・アル・アル・アル・アル・アル・アル・アル・

| TO | PROPERT | PROPERTY | PROJECT | PROPERTY | PROP

## [図48]

### 受信メッセージ記述子1

RMD1	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
ピット名称	RBADR[31:0]

ピット#	フィールド	名称	記述
31:0	RBADR	受信パップァ 開始アドレス	(992 ) 中代音楽性 変別 記する大幅デール・アップルの表彰のアル、水原データーのイン・水原 (1987 ) サイン・水原 (1987 ) オース・ストリーストリース・スト

# 【図50】

### 送信メッセージ記述子1

TMD1	31 30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ピット名称										_		-	ΓBA	DR	[31:	0]															

ピット#	フィールド	名称	記述		
31:0	TBADR	送信パッファ 開始アドレス	として機能する。 される。与えられ がパッファウ法を 能である。 TBADRは送行 ことを意味する33 最小析TBADR	送信データ。 たパッファ内 超える場合 ボッファが ロピットデーク	けら近端ケータパックの発見のアドレス位置 - ルジボインタ パックでは出力と、一人は対するを得る。した、公室に大学を 旧にはつき組えるフレールを格響すべきではない。その中華 にはは一のフレールは他等すべきではない。その中華 には単一のフレールは強要のパックテムシャイでもことが フレーサ業介を選手で開始することが必要とされるのではない フレーサ業介を選手である。以下の変は立例の 変合するなイト報介を構成である。以下の変は立例の 変合するなイト報介を構成である。 整合 整合(集合なロード) 不整合 不整合 不整合

## 【図49】

### 送信メッセージ記述子0

TMD0	31	30	29	28	27	26	25	24	23	12	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	I	4	3	2	١	0
ピット名称	OWN	EOR	BNP	NOCRC	TOFLO				<b>*</b>	約	ěř.	4			I	UFLO						,	48	ızı	EΕ	12	0						

ピット#	フィールド	名称	記迹
31	OWN	記述子 所有權	(1-装房:0-ホスト)ホストによりセットされ、装房によりクリアされる。 近日ンヤビージを注音を及びそれと問題するゲーク・バッファの所有を 構立する。所有が大きないよくの前のハイドシェークとし、 用される。所有が収集された場合に、立世シケビ・シを注手スは 製造するバッフィの内容のとの部分も変とされるべきではなった。
30	EOR	リング の終り	(1-リングの兼り:0-リングの兼りではない)配金子がリング内の 最後のエンが見してマークけけすべくは34により形態等位立ける 最近よりメグイの最後の立場から、一名では一名では、50年近子 を近りたなけ、壁でのかり。 により取出されるのと近さけはリング内の最初のエンがけるから、裏壁 によりを用される状のと近さけはリング内の最初のエンがけるか。
29	ENP	プレーム の終り	(1=フレームの終り:0=フレームの終りではない)関連する送信 アル・ファボに結構フルームの終りを包含していることを要すべく ホストに力とすられる。で10日のドリュ情をれるペラン・一人が 2質以上の解検する記述子をスペンする場合のバッファの「チェーン化」を選択よる。
284	NOCRC	CRC 続付無し	(1=非線付:0=縮付)フレーム毎にTxCRC発生を制料すること を水水トに力が影響される。フレームチェックシークンス(CR) ポニーットにあるできる時に発生されも「お寄せされることを前止 する。NOCRCはフレームの終りIENP)ピットがセットされた場合 に強度によって使用されるに適ぎない。
IJ	TOPLO	TxFIFO オーパーフロー エラー	(1=エテー・0=正規)FIFOTLがオーバーフローにある場合に HDLCによってかられる。多グウェアーマーク・ベーストー まであるため、これは、FIFOTX内の使用可能な空間を対象であ 込ん利息したことを意味する、この条件から出る種一の方包はTX FLUSHXはサビットをセットすることである。
26:17	RESERVED	-	ぜつでなければならない。
16	UFLO	TxFIFO アンダーフロー エラー	(1=エテー:0=正規)フレームの終りに漸遇する前に送信期間中 に送信FIFOが空にされる場合に装置によってセットされる。アンヴ ーフローがFIFOの不満例なサービス(者込)により発生される。
15:0	MSIZE	かセージ 寸法	(13ピット符合無し整数)関連する送信データバッファ内に含まれる 送信フレームのオクテットの数を表すべくホストによって設定される。